[VHDL编程] ParallelScrablerDescrambler

说明：VHDL code for parallel 6-bit scrambler and descrambler
<maya333888> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] FSKaPSK

说明：FSK&PSK编码，可以通过testbench仿真-FSK & PSK coding, you can testbench simulation
<Sichengkiu> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] verilog-led

说明：此程序是Verilog语言编写的一个流水灯程序，简单易行-This program is written in Verilog language a light water program, simple and feasible
<何鹏才> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] test1

说明：一 继续熟悉ISE 和Modelsim的使用，按照实验手册进行练习。 二 写一个完整的entity和architecture， 用逻辑函数构建一个1位的全加器，并用ise进行语法检查和 综合。 -Use a continue to familiar with ISE and Modelsim, practice in accordance with the experimental manual. Two write a c
<Jin> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] UART_FPGA

说明：此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分，UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。-This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiv
<lmy> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] Uart_TX

说明：串口通信程序，可设置波特率，数据格式可更改-Serial communication program, you can set the baud rate and data format can be changed
<余浩> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] part1

说明：part1 lab2 vhdl altera
<minh> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] A-(2)

说明：A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL-A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL
<wangqiao> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] AdcInterfaces

说明：A VHDL Code For ADC Interfaces
<hakaishin> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] OV7670_config

说明：本代码主要实现OV7670的初始化配置，包括主模块及参数设置、I2C传输模块！-The main achievement of the initial configuration code OV7670, including the main module and parameter settings, I2C transmission module!
<zhanglong> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] Designing_With_FPGA_Part-1_I2C-Interface

说明：Designing_With_FPGA_Part 1_I2C Interface.rar
<juan> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] arinc429_transmitter

说明：Simple Arinc-429 transmitter channel descr iption on Verilog HDL with parameterized DATA FIFO.
<scnn86> 在 2025-02-07 上传 | 大小：4kb | 下载：2