[VHDL编程] vhdl--based-ontesebench

说明：modelsim环境基于vhdl语言tesebench书写-vhdl modelsim environment based on written language tesebench
<施勇> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] I2C_verilog_bus

说明：I2C总线是一种非常常用的串行总线，它操作简便，占用接口少。本程序介绍操作一个I2C总线接口的EEPROM AT24C02 的方法，使用户了解I2C总线协议和读写方法。-I2C bus is a very common serial bus, it is simple to operate, take up less interface. This procedure describes the method of operatio
<杜洵> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] cf_interface

说明：verilog 语言描述的CF卡接口，能正常读写的-Verilog module for CF card interface.It was test OK!
<zhaoboqiang> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] dianti

说明：6层电梯设计，采用vhdl编写，能够实验电梯功能-6-story elevator design, using vhdl prepared, able to lift function experiments
<fandaowei> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] fifo2

说明：异步fifo 先进先出 用于缓冲数据，用verilog HDL所写，在quartus II中测试通过，modelsim仿真-Asynchronous fifo FIFO for buffering data, using verilog HDL written in quartus II test through, modelsim simulation
<T~T> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] scr

说明：12864显示字符和汉字 ，驱动12864,包括初始化/地址和数据的写 -12864 display characters and Chinese characters, the driver 12864, including the initialization/address and write data
<张东豪> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] DDSpro

说明：DDS技术的设计代码，利用quartus II编写，供大家参考-DDS technology design code
<罗国庆> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] Verilog_UART

说明：the file use verilog HDL to realize uart.it contain recive and transmit.-the files use verilog HDL to realize uart.it contain reciver and transmitor.
<lijie> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] Puncture

说明：OFDM编码技术中，删余模块的编码，包括了2/3和3/4-OFDM coding, the coding puncturing module, including 2/3 and 3/4
<张三> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] ds18b20

说明：ds18b20实现的温度采集系统，分为接口时序和温度转换为bcd代码两部分。-The temperature acquisition circuit design based on FPGA
<林枫> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] EDA

说明：1.八进制计数器 2.八位右移寄存器 3.八位右移寄存器（并行输入串行输出） 4.半加 5.半加器 6.半减器 7.两数比较器 8.三数比较器 9.D触发器 10.T触发器 11.JK1触发器 12.JK触发器 13.三位全加器 14.SR触发器 15.T1触发器 16.三太门 17.有D触发器构成的6位2进制计数器 18.带同步置数的7进制减法计数器（6位右移寄存器）
<wanghao> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] vga-timing-generator

说明：VGA时序产生，可用于VGA接口的时序控制-VGA Timing Generator
<jerry> 在 2025-02-07 上传 | 大小：4kb | 下载：0