[VHDL编程] lamp

说明：
<张三> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_div

说明：Clock division document
<mangesh.kathale> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm

说明：Pulse width modulation
<mangesh.kathale> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：Universal async Transmitter Receiver
<mangesh.kathale> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] 10010

说明：verilog实现序列10010检测-verilog to achieve detection of sequence 10010
<lzndcb> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC

说明：CRC 编码-CRC code. . . . . . . . . . . . . . . . .
<lzndcb> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] s

说明：自动售饮料机-Beverage vending machine. . . . . . . . . . . . . . . . . . .
<lzndcb> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] quanjiaqi

说明：4 级流水方式的8 位全加器-Way flow of 4 full adder 8. . . . . .
<lzndcb> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：It s a binary counter
<gegry> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] cnt_up_down

说明：It s a counter which count to up, when on the all positions are "1", it count to down
<gegry> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：DDS产生正弦波（VHDL语言）用DDS产生3MHZ的正弦波,VHDL控制语言-DDS have a sine wave (VHDL language) 3MHZ generated by the DDS sine wave, VHDL control language
<chenyubin> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] atm_crc

说明：VHDL function for calculate ATM CRC
<jools> 在 2024-12-27 上传 | 大小：1kb | 下载：0