[VHDL编程] async_receiver

说明：Asynchronous receiver
<Ran> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] OscilloscopePrototype

说明：A prototype of Digital Oscilloscope
<Ran> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] async_transmitter

说明：An Asynchronous transmitter to be used in digital oscilloscope
<Ran> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] OutputManager

说明：An output manager for Digital Oscilloscope
<Ran> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] txmit

说明：异步串口发送模块，数据位8位，一位起始位一位结束位-Send asynchronous serial module, 8 data bits, one bit a the end of the start bit
<fang> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] edge_check2

说明：一种实用的上升沿检测程序，可用于上升沿检测，或根据上升沿生成高低电平等-Rising edge of a practical testing procedure can be used for rising edge detection, or generated in accordance with the high-low, such as rising edge
<fang> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] POC

说明：东南大学学生数字系统设计实验：用VHDL语言编写Printer与CPU互连的接口程序-Southeast University students in the experimental digital system design: VHDL language with Printer and CPU interface interconnection procedures
<田华梅> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] dpll

说明：dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。-dpll the verilog code to complete the digital phase-locked. Alignment for the clock, bit synchronization.
<hsj> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] float_data_multiple_use_fixed_pipeline_verilog_pro

说明：采用fpga做小数运算的程序，使用了三级流水线技术，这是学习流水线和定点小数乘法很好的例子！-a program of float multiply, using 3-stage pipeline technology
<xietianjiao> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] sin

说明：用VHDL编写的实现EDA实验中显示sin波形代码。简单易懂，应该对大家都有帮助-VHDL prepared with the realization of the experiment showed that EDA code sin waveform. Easy-to-read, should help to everyone
<林怡> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] top_vga

说明：产生VGA彩条信号(Verilog 语言）-Generate VGA signal
<小明> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] dds1

说明：数字合成函数发生器 初学者最好的教程DDS-dds
<彭旺如> 在 2024-11-14 上传 | 大小：1kb | 下载：0