[VHDL编程] spreadspectrum3

说明：these files are written in verilog but i am uploading in text format
<shiva> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] spreadspectrum4

说明：these files are written in verilog but i am uploading in text format
<shiva> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] FPQ

说明：分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频-Divider vhdl descr iption of the source code at the completion of the CLK clock signal frequency of 2 hours, 4 minutes frequency, frequency of 8 hours, 16 minutes frequency
<LS> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC0809VHDL

说明：文件名：ADC0809.vhd功能：基于VHDL语言，实现对ADC0809简单控制说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。-File name: ADC0809.vhd features: Based on the VHDL language, easy to control implement
<王远东> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] caideng

说明：彩灯控制器 vhdl语言开发 eda实验-Lantern controller vhdl language test eda
<王雪> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] datapath_fifo

说明：datapath_fifo used in DMA contect PCI in the DAB system the format of this file is VHDL
<hjy> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] sel_stamp

说明：可实现找钱功能的自动售邮票机，可买两种邮票，一元的和五角的-Money function can be realized stamp vending machine, to buy two stamps, one dollar and the Pentagon
<黄涛> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] fadder

说明：利用两个半加器来组成的全加器，是简单的vhdl语言入门-The use of two and a half adder to form the full adder is a simple entry-vhdl language
<rosebud> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA_Ctrl

说明：基于NIOS II 的DE1开发板的VGA 控制器VGA控制模块主要控制VGA模块的开始和其运行的状态，需要写一个Avalon 从端口响应CPU的控制信号，继而控制整个模块的运行，-Based on the DE1 of the NIOS II development board VGA controller to control the VGA module VGA main control module and its operat
<黄涛> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] I2C_Controller

说明：对视频编解码芯片ADV7181进行合理的配置，使其输出符合ITUR656标准的视频流-Of the ADV7181 video decoder chip for a reasonable configuration, so that the output in line with the standard video streaming ITUR656
<黄涛> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] Simulate

说明：FPGA控制AD逐点采集信号，并将AD转换后的数据串行发送出去。-FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.
<Hongjun> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] chuanbingzhuanhuan

说明：这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的，尤其在通信线路方面的复用和分解方面，原理上就是一个串并转换和并串转换的过程。举个简单的例子，计算机串口发送数据的过程，如果满足发送条件了，其实就是一个并串转换的过程了。好了，废话不说，看代码就是。 -And the string conversion of the code is relying on the synchronization
<盛忠良> 在 2024-12-26 上传 | 大小：1kb | 下载：0