[VHDL编程] vhdl

说明：数码管现实bcd码的解码过程，0000-1001用数码管现实译码结果-Bcd nixie tube reality code
<taoli> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] LCD

说明：用VHDL实现LCD的驱动电路的设计的源码-VHDL to achieve with the design of LCD source drivers, who are interested can look at the
<纳什> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] verilog

说明：可以产生任意分频,任意占空比的程序，适合初学者-cis_system10 arbitrary frequency, arbitrary duty cycle
<孙明> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] des

说明：this is des code of vhdl version.
<bluedkdk> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] fifo.vhd

说明：This a FIFO in VHDL Code-This is a FIFO in VHDL Code
<lagartojj> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 2fsk

说明：基于CPLD的数字通信系统2fsk 用VHDL形成2FSK信号-CPLD-based digital communications system 2fsk signal 2FSK formed with VHDL
<石一鸣> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 2fsk-2psk

说明：基于CPLD的数字通信系统 2fsk-2psk 用VHDL产生 2fsk-2psk信号-CPLD-based digital communications system 2fsk-2psk generated by VHDL signals 2fsk-2psk
<石一鸣> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 2mxulie

说明：基于CPLD的数字通信系统 2m序列 用VHDL产生 2m序列信号-CPLD-based digital communications systems using VHDL generate 2m sequence signal sequence 2m
<石一鸣> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] ask

说明：基于CPLD的数字通信系统 ask序列 用VHDL产生 ask序列信号-CPLD-based digital communications system, ask the sequence generated by VHDL signal sequence ask
<石一鸣> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] mqst

说明：基于CPLD的数字通信系统曼切斯特用VHDL产生 曼切斯特信号-CPLD-based digital communications system Manchester Manchester signal generated by VHDL
<石一鸣> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 8risc

说明：8位RISC CPU,包括alu,count,machine-8 bit risc cpu
<刘成诚> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] sourcefile

说明：在Altera公司的Cyclone系列FPGA开发板上试验的按键中断程序，希望对那些学习中断开发的初学者有帮助。 pio_key.v是verilog编写的按键中断程序，对应四个按键，按其中任何一个键都可以发送一个中断； keyint.c是Nios中编写的C程序，用于检测按键的中断，如果检测到中断，会检测是哪个按键按下，从而执行相应的程序！ -In Altera' s Cyclone series FPGA develo
<王陶> 在 2025-02-03 上传 | 大小：3kb | 下载：0