[VHDL编程] jtag fsm

说明：jtag接口的状态机实现，李庆华《通信IC设计》随机代码(State machine implementation of JTAG interface)
<xilingsnow > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO_ASY

说明：异步FIFO，利用格雷码作异步FIFO指针减少亚稳态产生，利用同步寄存器放置亚稳态的级联传播。(Asynchronous FIFO, using gray code for asynchronous FIFO pointer to reduce metastable, cascade propagation using synchronous register placed metastable.)
<253765952 > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] encoder

说明：基于1553B 模块 decoder 程序(decode_1553b_model.v)
<雷力风神 > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLDIV

说明：文档里面的程序是用VHDL编程的分频程序，是将12MHZ的频率分频为1HZ和1KHZ，当然，也可以修改成任意频率的分频程序。(Document inside the program is programmed with VHDL frequency division program, is the frequency of 12MHZ frequency is 1HZ and 1KHZ, of course, can also be m
<wangtao74177 > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：用verilog语言的实现FIFO存储器，以先进先出的方式处理数据(The FIFO memory is implemented in Verilog language, and data is processed in FIFO)
<ttian > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] shujuchuli

说明：FPGA处理AD转换数据，程序简单实用,带注释标注(FPGA processing AD conversion data, the program is simple and practical)
<凤凰院凶真 > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] seq

说明：实现序列检测功能，新手编程，已经在modelsim里检验过了功能完整，内附模块化testbench(Sequence detection function, novice programming)
<橙鸽 > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] day1

说明：《四则运算小计算器设计过程实录》day1(verilog HDL code for day1,7 .rar documents in total.For more code u can put ur eye on my account.)
<敲键盘的小熊猫 > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] full_license

说明：quartus9.0 全功能license(quartus9.0 full license)
<CSCSCSCSCS > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] c_crc16

说明：CRC 16 development code
<asraj > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] Digital_Clock

说明：用verilog写的数字时钟代码，亲测可用，可自行编写test bench进行仿真(Written in Verilog digital clock code, pro test available, you can write your own test bench for simulation)
<一寸光阴 > 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] fenpin

说明：实现奇数、偶数分频,fpga,Verilog,时钟分频(clock divider,frequency division)
<饭饭哒 > 在 2025-02-02 上传 | 大小：2kb | 下载：0