资源列表

« 1 2 ... 67 68 69 70 71 7273 74 75 76 77 ... 4311 »

[VHDL编程32ET_source

说明:32时隙的VHDL源代码 在开发E1 2M线路的时候非常有用-32 slot of the VHDL source code in the development of E1 2M lines is very useful when
<王鹏> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程VGAcontrol

说明:VGA控制信号,可以用于显示器的输出控制,Verilog编写。-VGA control signal, can be used to display the output control, Verilog prepared.
<Nila> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程stopwatch

说明:基于fpga的停表设计vudl编写,使用vhdl编写的.v文件。-the stopwatch based on fpga written with vhdl
<youngbing> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程rd_wr_control

说明:USART coded in VHDL. It is writted in 5 files. I am uploading the files in order.
<Somasekhar> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程tx_buff

说明:USART coded in VHDL. It is writted in 5 files. I am uploading the files in order.
<Somasekhar> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程usart

说明:USART coded in VHDL. It is writted in 5 files. I am uploading the files in order.
<Somasekhar> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程75448172geleicounter

说明:这是异步fifo的vhdl实现代码,已经在FPGA上通过实践证明,运行状态良好-This is the asynchronous fifo realize the VHDL code has been adopted in the FPGA Practice has proved that running in good condition
<xzq> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程46_generic

说明:VHDL中generic缺省值的使用 -failed to translate
<> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程DivFreq

说明:diviseur de frequence en VHDL
<aziz> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程key

说明:键扫描 处理程序 verilog 使用时钟为50Hz // 低电平为按下,高电平为断开 // 输出状态,1为键入,0为无键-Key scanning process using the clock for Verilog 50Hz// low level for the press, high for the disconnect// output state, one for the type, 0 for no ke
<王亮> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程ElectronicCodeLock

说明:设计一个通用电子密码锁,具体功能如下:[1]数码输入 [2]数码清除 [3]密码更改 [4]激活电锁 [5]解除电锁-The design of a universal electronic code lock, the specific features are as follows: [1] digital input [2] Digital Clear [3] Password Change [4] to activate
<小夏> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程top

说明:RS232串行通信,采用VHDL编程,由波特率发生器,接收器和发送器构成-RS232 serial communication using VHDL programming, by the baud rate generator, receiver and transmitter constitute
<幸运> 在 2024-12-25 上传 | 大小:1kb | 下载:0
« 1 2 ... 67 68 69 70 71 7273 74 75 76 77 ... 4311 »

源码中国 www.ymcn.org