[VHDL编程] lcd.ucf

说明：the lcd ucf file in xilinx ise
<praveen j> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr_top

说明： This VHDL or Verilog source code is intended as a design reference // which illustrates how these types of functions can be implemented. // It is the user s responsibility to verify their design for // consistency
<LJ> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr_sig

说明： This VHDL or Verilog source code is intended as a design reference // which illustrates how these types of functions can be implemented. // It is the user s responsibility to verify their design for // consistency
<LJ> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] CDCE62005_1x

说明：CDCE62005的FPGA寄存器配置程序-CDCE62005 the FPGA register configuration program
<九戒> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] atlys

说明：atlys ddr2 test ucf file generated
<Emre LEVENT> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] vtc_demo

说明：Atlys hdmi test ucf file
<Emre LEVENT> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Descrambler

说明：SDI descrambler用于SDI解扰-SDI descrambler
<zhulin> 在 2025-02-01 上传 | 大小：2kb | 下载：1

[VHDL编程] lfsr

说明：In computing, a linear feedback shift register (LFSR) is a shift register whose input bit is a linear function of its previous state.
<anup> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] lab6

说明：ISE 13.4中SDK开发时的时钟中断程序，实现每秒产生中断，并由led灯显示-The ISE 13.4 SDK development clock interrupt program, the interrupts generated per second, by led lights display
<臧燕> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] encoder-8b10b

说明：可以实现8b10b编码，verilog源程序，经过测试-8b10b Encoder
<华香凝> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] decoder-8b10b

说明：可实现8b10b解码的verilog程序，经过测试-8b10b decoder，verilog
<华香凝> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl_demo2

说明：设计PCM30基群帧同步电路1．输入码流DATA，速率为2.04Mb/S；每帧256bit，其中前8bit为帧同步码；偶数帧的帧同步码为10011011，奇数帧的帧同步码为110XXXXX（X为任意值）。 2．系统初始状态为失步态，失步信号FLOSS输出低电平，电路在输入码流里逐比特搜寻同步码，当搜寻到第一个偶帧同步码后，电路转为逐帧搜寻，当连续三帧均正确地搜寻到同步码后，系统状态转为同步态，失步信号输出高电平；否则电路重新进入逐比
<zzz> 在 2025-02-01 上传 | 大小：2kb | 下载：0