资源列表
[VHDL编程] DS1302_HDL
说明:DS1302的HDL控制代码哦,源代码哦-DS1302 control of HDL code Oh, oh source code<Michael> 在 2025-01-31 上传 | 大小:2kb | 下载:0
[VHDL编程] Practica-9
说明:DAC code to generate triangular signal fpga<Jacob> 在 2025-01-31 上传 | 大小:2kb | 下载:0
[VHDL编程] stallpipelinedown
说明:pipiline which will activate neg clk edge.<kiran dash> 在 2025-01-31 上传 | 大小:2kb | 下载:0
[VHDL编程] stallpipelineup
说明:pipelining used on negative clock edge<kiran dash> 在 2025-01-31 上传 | 大小:2kb | 下载:0
[VHDL编程] Verilog_devided
说明: Verilog HDL的分频器设计:二分频、三分频和奇分频 -Verilog HDL: the frequency is divided-by-2/3 or others<李方> 在 2025-01-31 上传 | 大小:2kb | 下载:0