资源列表
[VHDL编程] VGA_Controller
说明：vga显示模块，用于DE2-115开发板，把处理好的RGB数据经由VGA输出-vga display<张晖> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] VHDL-radar
说明：脉冲多普勒雷达回波信号相干积累的VHDL源程序-Coherent pulse Doppler radar echo signal accumulation VHDL source code ，it is easy to use<> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] adder_32bit
说明：以ISE为平台，用Verilog编写的32位全加器模块，只需在Top模块中调用即可-The ISE as a platform, written with Verilog 32-bit full adder module, simply call the module to Top<熊思源> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] verilog-programs
说明：These are first programs of my asic and fpgas lab.This folder contains simple half adder and its test bench using verilog language.Then it also contains 4 to 1 mux using two 2 to 1 muxes.Then its also has its test bench<gul> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] ourdev_536707
说明：AVR硬件TWI（I2C）读写PCF8563和AT24C64的源程序-AVR hardware TWI (I2C) and the AT24C64 the source code to read and write PCF8563<詹从阳> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] paixu
说明： 给定一个带期限的作业排序问题, n=5, (p1,p2,p3,p4,p5)=(6,3,4,8,5), (t1,t2,t3,t4,t5)=(2,1,2,1,1), (d1,d2,d3,d4,d5)= (3,1,4,2,4), 应用FIFOBB求使总罚款数最小的可行作业集J, 要求:实现对不同作业排序问题实例的求解，问题实例的输入数据存储在case.txt文件中。-Given a scheduling problem with the o<zhoukejian> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] any-timer
说明：有24/60进制的计时功能，又扩展到可以设计成任意进制计时器，简单实用-A 24/60 hex timing function, but also extended to the timer can be designed into any band, simple and practical<tanqiliang> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] generic_ahb_master
说明：Generic AHB Master to all AHB transations<Vbhat> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] DS1302_NIOSII
说明：nios ii 软核的ds1302（模拟spi接口）总线驱动函数及函数声明-nios ii soft ds1302（spi） bus driver functions and function declaration<刘全义> 在 2025-01-31 上传 | 大小：2kb | 下载：0