[VHDL编程] QPSK

说明：modelsim环境下QPSK解调电路的仿真-modelsim simulation environment under QPSK demodulation circuit
<盛红军> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] tugedafinal

说明：使用Verilog HDL语言写的关于实现对ADC、MDC控制的程序，个人使用Quartus 7.2,在上面进行过仿真，暂时还没有发现问题-Using Verilog HDL language written on the realization of the ADC, MDC control procedures, personal use Quartus 7.2, in the above simulation carried ou
<wangjiali> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] ITU_656_Encoder

说明：ITU_656协议下的图像编程代码，适用于此协议下传输图像的开发者-The image programming code under the ITU_656 protocol, suitable for transmission of images to developers under this Agreement
<Hunter> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] serial

说明：此为Verilog写的功能测试函数，主要用于模块的测试，本程序已调试成功。-This is the function of test functions written in Verilog, mainly used in the test module, the program has been successful debugging.
<尹框> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] LTC2440_1

说明：一款具有 5ppm INL 和 5μV 偏移的高速 24 位无延迟增量累加 (No Latency ΔΣTM) ADC LTC2440的源代码-A 5ppm INL and 5 V high speed 24 bit offset without delay increment accumulation (No Latency TM ADC LTC2440 delta sigma) source code
<黄亚婷> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] FSK_MODULATION_DEMODULATION_CODE

说明：FSK调制与解调VHDL程序_好用_测试正确-FSK modulation and demodulation of VHDL program _ with _ test correctly
<于工> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] MASK_MODULATION_CODE

说明：MASK调制VHDL程序_好用_测试正确-The MASK VHDL program with _ _ modulation test
<于工> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] MPSK_MODULATION_DEMODULATION_CODE

说明：MPSK调制与解调VHDL程序_好用_测试正确-MPSK modulation and demodulation of VHDL program _ with _ test correctly
<于工> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] ASK_DEMODULATION_AND_TEST_CODE

说明：ASK解调VHDL程序及仿真,项目已使用，好用-ASK demodulation VHDL procedures and simulation, the project has been used, easy to use
<于工> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] ASK_modulation_code

说明：ASK调制VHDL程序，好用，已测试通过-ASK modulation VHDL program, easy to use, has been tested
<于工> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] CPSK_modulation_code

说明：CPSK调制VHDL程序，测试正确，已使用-CPSK modulation VHDL procedures, the test is correct, has been used
<于工> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] add

说明：硬件描叙语言实现一个加法器，开发环境使用的是libreo，用的是Verilog语言-Hardware descr iption language to realize an adder, development environment using the libreo, with Verilog language
<刘锋> 在 2025-01-21 上传 | 大小：1kb | 下载：0