[VHDL编程] rxd_control

说明：串口接收控制模块联合uart——rxd_interface使用-uart rxd contrl Verilog
<王长友> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] baud_control

说明：uart串口波特率控制，和uart——top uart——rxd_contrl 等随模块联合使用-uart baud clk Verilog
<王长友> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] CSA

说明：carry save adder vhdl
<amirul> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] fast-Cla

说明：fast Carry look ahead adder
<amirul> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] RCA

说明：ripple carry adder vhdl code
<amirul> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] testbench

说明：testbench for Carry look ahead adder
<amirul> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] DataPath

说明：datapath-datapath of Cpu
<leee> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] clockdiv

说明：Clock division implementation on verilog VHDL
<farrukh> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] M_UartRecv0_tb

说明：rs232串口基于VHDL的testbench代码 很有用的 经过验正的 -RS232 serial port based on testbench s VHDL code is very useful to the RS232 serial port based on testbench VHDL code is very useful to pass the test
<孙悦> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] div

说明：简单的定时器程序，可以在很多地方用到，同时不会有逻辑错误。-Simple timer program that can be used in many places, but there will be no logic errors.
<张雯雯> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] LTC1407

说明：针对ADC器件LTC1407的时序编写的Verilog程序，经过实际测试成功，简单实用-According to the timing of ADC device LTC1407, Verilog program, after the actual test success, simple and practical
<leon> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] transmitter

说明：UART transmitter.v.zip
<egor> 在 2025-01-21 上传 | 大小：1kb | 下载：0