[VHDL编程] 基于Altera FPGACPLD的电子系统设计及工程实践

说明：基于Altera FPGACPLD的电子系统设计及工程实践
<wendy0518> 在 2010-11-13 上传 | 大小：26mb | 下载：0

[VHDL编程] Wireless_capture

说明：很多仪器都输出同步时钟，这是一个区毛刺的程序。编得很巧妙！-Many instruments are output synchronous clock, which is a district procedure burr. For very clever!
<yamaxun> 在 2025-04-30 上传 | 大小：25.82mb | 下载：0

[VHDL编程] microblaze-elf-tools-20060213.tar

说明：FPGA 上的嵌入式系统设计实例，SPARTEN-3E-FPGA, embedded system design example, SPARTEN-3E
<lifeng> 在 2025-04-30 上传 | 大小：25.89mb | 下载：1

[VHDL编程] ALTERA@FPGA@example

说明：基于ALTERA的几个VHDL实例，如FPGA单片机，DDS的正弦信号发生器，FPGA视频监控-VHDL example：such as DDS Sine signal generator
<bin> 在 2025-04-30 上传 | 大小：25.98mb | 下载：0

[VHDL编程] S3_WAVE

说明：基于FPGA的波形发生器实验，是采用图形输入的方式产生的。-FPGA-based waveform generator experiment is generated by the graphical input.
<马宇红> 在 2025-04-30 上传 | 大小：25.88mb | 下载：0

[VHDL编程] PROTEL

说明：PROTEL课程设计1,基于数字时钟的设计-PROTEL course design 1, based on the design of the digital clock
<HTW> 在 2025-04-30 上传 | 大小：25.97mb | 下载：0

[VHDL编程] sine-function-generator-by-VHDL

说明：1、本实验模拟正弦函数发生器 2、使用逻辑分析仪查看波形 3、/proj/simulation目录中可以在modelsim中仿真-1, this experiment simulated sine function generator 2, the use of logic analyzer to check waveform 3,/proj/simulation directory in the modelsim
<朱岩> 在 2025-04-30 上传 | 大小：25.83mb | 下载：0

[VHDL编程] DAC900

说明：自己写的，FPGA为Cyclone ep1c12q240c8，dac芯片是DAC900。fpga内置ram存储波形数据，发送给dac900产生波形。用VerilogHDL编写。-Write your own, FPGA as Cyclone ep1c12q240c8, dac chip is DAC900. Built-ram fpga store waveform data, waveform generated is sent to
<xiexin> 在 2025-04-30 上传 | 大小：26.17mb | 下载：0

[VHDL编程] lisa-vhdl2va

说明：通过modelsim仿真检测matlab生成滤波器效果。-Generate the filter through matlab and simulated by modelsim.
<andy> 在 2025-04-30 上传 | 大小：26.13mb | 下载：0

[VHDL编程] zhonghuanAGVpro

说明：采用ALTERA FPGA，nios ii内核的AGV控制程序，里面包含了PID算法及相关AGV控制逻辑-Using ALTERA FPGA, nios ii kernel AGV control program, which includes a PID algorithm and control logic associated AGV
<孙成文> 在 2025-04-30 上传 | 大小：25.85mb | 下载：0

[VHDL编程] Uart_VGA_pic

说明：Uart_VGA_pic ---基于fpga的图像处理(Uart_VGA_pic --- based on image processing FPGA)
<布列塔尼> 在 2025-04-30 上传 | 大小：25.91mb | 下载：0

[VHDL编程] zcu102_exp_1

说明：给予Xilinx系列zcu102开发板，完成了一个基本的project，实现了PS 端对PL 端的控制，并在PL端自己生成IP，是初学者很好的学习模板。(Xilinx series zcu102 development board, completed a basic project, the PS end to the PL control, and the PL end of the generation of IP, is a g
<ICwxforever> 在 2025-04-30 上传 | 大小：26.12mb | 下载：0