[VHDL编程] VHDL

说明：介绍VHDL编程与仿真的资料，觉得很有用，与大家共同享用。-Introduction VHDL programming and simulation information, feel useful, and everyone shared.
<riiuter> 在 2024-10-10 上传 | 大小：5637120 | 下载：0

[VHDL编程] jtag_uart

说明：Configuration and usage of Altera s JTAG UART.
<shahbaz> 在 2024-10-10 上传 | 大小：5648384 | 下载：0

[VHDL编程] SOPC_PPT

说明：本文件是周立功试验开发板的配套资料，容易学会-This document is ZLG test development board supporting information, easy to learn
<韩向超> 在 2024-10-10 上传 | 大小：5636096 | 下载：0

[VHDL编程] RunningLED(1)

说明：很有用的 希望帮到大家学习vhdl语言 我们大家一起去的进步-Useful to help them to learn vhdl want us to go with the language of progress
<钟鸣> 在 2024-10-10 上传 | 大小：5646336 | 下载：0

[VHDL编程] Demo-Design-for-Kit-Board

说明：基于XIlinx FPGA 开发板的一些经典参考设计-Demo Design for the Starter Kit Board of Xilinx FPGA
<saladin> 在 2024-10-10 上传 | 大小：5622784 | 下载：0

[VHDL编程] i2c_4163okok

说明：利用Altera的Qsys生成片上系统SOC，利用CPU进行I2C的配置电路。-Use of Altera s Qsys generation system on chip SOC, the use of the CPU I2C configuration circuitry.
<520yunping1314> 在 2024-10-10 上传 | 大小：5642240 | 下载：0

[VHDL编程] EDA

说明：电子时钟 基于VHDL设计的建议电子时钟-DIGTAL CLOCK
<李戴维> 在 2024-10-10 上传 | 大小：5643264 | 下载：0

[VHDL编程] 1540000000000031952_taxi

说明：一个基于FPGA使用VHDL语言编译的出租车计价器，在Xilinx ISE环境下编译-An FPGA using VHDL language compiler taxi meter, compiled under Xilinx ISE environment
<梅木每> 在 2024-10-10 上传 | 大小：5617664 | 下载：0

[VHDL编程] ML605-ug534

说明：是FPGA的V6开发板资料，有很多有用的资料希望对大家有帮助。-V6 is an FPGA development board information, there are a lot of useful information we hope to help.
<李广> 在 2024-10-10 上传 | 大小：5626880 | 下载：0

[VHDL编程] simProcessorEx

说明：一个简单微处理器内核的VHDL程序，包含源代码（位于Source目录内）及ModelSim仿真代码（位于testBench目录内）。使用该内核进行一个功能验证程序（位于simProc_test目录内）-a simple processor core program and test code based on VHDL language
<顾庆水> 在 2024-10-10 上传 | 大小：5647360 | 下载：0

[VHDL编程] plj

说明：2秒闸门时间频率计，以及一个分频器，使用FPGA及verilog语言实现(2 second gate time frequency meter)
<qjy617891942 > 在 2024-10-10 上传 | 大小：5640192 | 下载：0

[VHDL编程] basketball_24time1

说明：该文档主要是用verilog语言实现篮球24秒计时器，这是我做的数字电子技术课程的一次大作业。 里面为整个文件夹，解压之后可在Quartus13.0上直接运行。(This document mainly uses Verilog language to realize basketball 24 second timer, which is a big assignment of digital electronic technolog
<1003512666> 在 2024-10-10 上传 | 大小：5646336 | 下载：0