资源列表
[VHDL编程] veriloghdl
说明:来自精益求精的德国人讲授的VERILOG课件,想接触FPGA/CPLD开发的人是必看的课件。<王方> 在 2024-11-14 上传 | 大小:4.72mb | 下载:0
[VHDL编程] EDAdeisgn(2)
说明:该文件中是关于一些VHDL许多编程实例以及源码分析,希望对VHDL爱好者有用。卷2实例包括:多路彩灯控制器的设计与分析、智力抢器的设计与分析、微波炉控制器、数据采集控制系统、电梯控制器的设计与分析-The document is on a number of VHDL source code in many programming examples and analysis, in the hope that useful VHDL e<shengm1> 在 2024-11-14 上传 | 大小:4.72mb | 下载:0
[VHDL编程] PIPE_LINING_CPU_TEAM_24
说明: 采用Quatus II编译环境,使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令(均不考虑虚拟地址和Cache,并且默认为小端方式): add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz<石> 在 2024-11-14 上传 | 大小:4.72mb | 下载:0
[VHDL编程] IC035os142_min_bestcase
说明:数字电路设计,基本单元逻辑综合库,Worsst case 低温高速条件库,可用dc_shell 环境下调用进行RTL综合。-Digital circuit design, the basic unit logic synthesis libraries, Worsst case conditions of high temperature slow libraries, available dc_shell environment ca<Ou> 在 2024-11-14 上传 | 大小:4.73mb | 下载:0
[VHDL编程] cronometro
说明:cronometer with counter updown and decoder with preescaler 100to1<mat> 在 2024-11-14 上传 | 大小:4.72mb | 下载:0
[VHDL编程] xinhaofashengqi
说明:信号发生器,可产生多种信号,频率相位可自由控制-Signal generator, can produce a variety of signals, the frequency can be freely controlled phase<zhongjian> 在 2024-11-14 上传 | 大小:4.72mb | 下载:0
[VHDL编程] Verilog-tutorial
说明:verilog语言教程 HDL语言的速成指南-Quick Guide verilog HDL language language tutorial<张乃夫> 在 2024-11-14 上传 | 大小:4.73mb | 下载:0
[VHDL编程] 02_run_flash_led
说明:在这一个实验,我们要以上图作为基础,建立一个并行操作的流水灯模块。扫描频配置定为100 Hz,而每一个功能模块在特定的时间内,将输出拉高。-In this experiment, we should above figure as the foundation, set up a parallel operation of flowing water light module. Scanning frequency configurat<杨军利> 在 2024-11-14 上传 | 大小:4.73mb | 下载:0