[VHDL编程] peizhi

说明：altera详细使用配置手册，有一定的参考价值，写的比较详细-altera in detail the use of manual configuration, has a certain reference value, a more detailed written
<qlg> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0

[VHDL编程] 3

说明：vhdl项目设置： flv的 -VHDL Project Settings: flv
<ljc> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0

[VHDL编程] ADC0832_test

说明：ADC0832是一个8-bit的ADC转化芯片，工作频率为250Khz，最大频率可达400Khz，转化通道有两个，输入电压可分有单端或差分形式。本测试使用单端电压输入形式，从昔年的CH0输入电压，使用Xilinx XC3S200AN开发板，并且使用Xilinx ise工具中的ChipScope工具来查看转化后的DO数据是否正确。经验证，输入电压范围是0V--5.5V,当电压达到5.5V时，满刻度.-ADC0832 is an 8-bit
<zhangjiansen> 在 2024-11-17 上传 | 大小：3.46mb | 下载：1

[VHDL编程] I2C_quantao.RAR

说明：上传一套完整的i2c开发资料，其中有基于VHDL的I2C总线控制核设计.及本人开发i2c所用到的资料和感想，希望对大家有帮助！-Uploads a set of complete i2c development material, including based on the VHDL I2C main line control nucleus design. And myself develop the material which
<tokenboy> 在 2024-11-17 上传 | 大小：3.45mb | 下载：0

[VHDL编程] Complete-Digital-Design

说明：Complete Digital Design with VHDL
<ricvadim> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0

[VHDL编程] shuzipaobiao

说明：一个关于数字跑表的小程序代码，verilog实现，并通过仿真。-A digital stopwatch on a small code, verilog implementation, and simulation.
<曹蒙蒙> 在 2024-11-17 上传 | 大小：3.45mb | 下载：0

[VHDL编程] traffic

说明：一个自己编写的交通灯程序 仿真通过 其中东西方向通行20秒 南北方向30秒 各方向转换时间5秒-A program of traffic lights
<wangyu> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0

[VHDL编程] altera

说明：用于串口与光纤通信，在232，以及485与光线的转接，需要自适应的算法。-For serial and fiber optic communications, in 232, and 485 and the light switching, requires adaptive algorithms.
<杨志鹏> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0

[VHDL编程] test_sdram

说明：原创的altera de2-70 FPGA板功能测试实验，用于SDram的读写。包含完整源代码，仿真文件，可直接下载到板子上的SOF文件，适合初学者研习。-Original altera de2-70 FPGA board function test, used for SDram read and write. Contains the complete source code, the simulation files, can b
<YUKAI ZHANG> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0

[VHDL编程] CIC_4ORDER

说明：4阶24倍抽取CIC滤波器的verilogHDL源代码，仿真测试代码及相关资料-4-order CIC decimation filter 24 times verilogHDL source code, simulation test code and related information
<丛梦龙> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0

[VHDL编程] cpu

说明：16位CPU请认真书写上传资料的详细功能、包含内容说明(至少要20个字)。尽量不要让站长把时间都花费在为您-16-bit cpu
<jackielee> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0

[VHDL编程] test

说明：基于FPGA的数字秒表（数码管扫描）程序。 平台：quartusII 15.0-FPGA-based digital stopwatch (digital scan) program. Platform: quartusII 15.0
<陈明威> 在 2024-11-17 上传 | 大小：3.46mb | 下载：0