资源列表

« 1 2 ... .92 .93 .94 .95 .96 3797.98 .99 .00 .01 .02 ... 4311 »

[VHDL编程Evita_VHDL

说明:VHDL 的非常好用易懂的教学软件。大家试试看。-VHDL very handy and easy to teaching software. We try.
<王虎林> 在 2024-10-15 上传 | 大小:3003392 | 下载:0

[VHDL编程VHDL_CXSL.PDF.tar

说明:vhdl实例教程 数字电路EDA入门--VHDL程序实例集-VHDL example of digital circuit EDA Getting Started Tutorial- VHDL instance set
<000> 在 2024-10-15 上传 | 大小:3001344 | 下载:0

[VHDL编程VDHL

说明:VHDL 详细教程。 内包含VHDL语法。 值得收藏学习!-VHDL detailed tutorial. Contains VHDL syntax. Collection worth learning!
<周亚欢> 在 2024-10-15 上传 | 大小:3006464 | 下载:0

[VHDL编程VHDL

说明:数字电路EDA入门——VHDL程序实例集-Introduction to digital circuit EDA- VHDL instances set
<fzy> 在 2024-10-15 上传 | 大小:3001344 | 下载:0

[VHDL编程BasysDemo_ISEproject

说明:Digilent公司basys开发板的全套开发例程,代码,可用于仿真,下载。包括了基本的fpga外设单元。-Digilent development board' s basys complete development routines, the code can be used for simulation, download. Fpga peripherals, including the basic unit.
<tiger> 在 2024-10-15 上传 | 大小:3000320 | 下载:0

[VHDL编程comparator_4bit

说明:Basic 4-bit Comparator project in verilog
<luis> 在 2024-10-15 上传 | 大小:3003392 | 下载:0

[VHDL编程yuv444_rgb888

说明:实现了yuv444转rgb888,已经过verilog验证!-Implementation of YUV444 RGB888, has passed the Verilog authentication!
<zhaijiong> 在 2024-10-15 上传 | 大小:3003392 | 下载:0

[VHDL编程qiangdaqi_stable_version

说明:多功能抢答器,包括时钟分频模块,数码管显示模块,ps2键盘模块,流水灯模块等-Multifunction Responder, including clock divider module, the digital display module, ps2 keyboard module, water lights module
<谢渊> 在 2024-10-15 上传 | 大小:3001344 | 下载:0

[VHDL编程ww4820-qiangdaqi

说明:数字电路课程设计,原理图实现设计一个四人抢答器-Digital circuit design, schematic design to achieve a four-Responder
<王威> 在 2024-10-15 上传 | 大小:3007488 | 下载:0

[VHDL编程DDS_TEXT1_1.1

说明:dds用Verilog代码实现,很适合做信号处理的同学借用。-DDS with Verilog code, it is suitable for signal processing of the students to borrow.
<肖志涛> 在 2024-10-15 上传 | 大小:3000320 | 下载:0

[VHDL编程01_Counter_Design

说明:基于FPGA控制的4位计数器,已经过调试仿真验证,可用-FPGA-based control of the 4-bit counter, has been debugging simulation available
<胡曦文> 在 2024-10-15 上传 | 大小:3003392 | 下载:0

[VHDL编程RISC

说明:对ALU中的数据进行操作(实现ADD,SUB,AND,NOT等功能)(Operation of data in ALU (ADD, SUB, AND, NOT and other functions).)
<讳忌色> 在 2024-10-15 上传 | 大小:3002368 | 下载:0
« 1 2 ... .92 .93 .94 .95 .96 3797.98 .99 .00 .01 .02 ... 4311 »

源码中国 www.ymcn.org