[VHDL编程] ccc

说明：数字电路EDA 入门：VHDL 程序实例集,对于初学VHDL有很大帮助-Digital circuit EDA entry: VHDL procedures set examples for the novice VHDL are very helpful
<haidong> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] EP2C5Q208

说明：以cyclone系列的EP2C5Q208为核心的实验板程序.包括流水灯,I2C存储器.SPI存储器,数码管,串口,LCD等-Cyclone in series as the core EP2C5Q208 experimental procedure. Including water lights, I2C memory. SPI memory, digital control, serial port, LCD, etc.
<sarah> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] VHDLexample

说明：VHDL开发程序，有程序仿真的截图，方便验证调试结果。并有程序说明-VHDL 驴 陋 垄 鲁 脤臑貌 拢 卢 脫臑 鲁 脤臑貌 脗脮忙渭脛 陆 脴脥 录拢卢路陆卤 茫脩茅脰 陇 渭 梅 脢脭 陆 谩 鹿 没 隆 拢 虏 垄 脫臑 鲁 脤臑貌脣渭脙 梅
<罗> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] VHDL_CXSL

说明：VHDL多个有用的实例集如键盘扫描，频率计等VHDL源代码-VHDL example of a number of useful sets such as keyboard scanning, frequency meter, such as VHDL source code
<赖滨> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] VHDL

说明：VHDL程序供业余爱好者学习，不得用于商业目的。-VHDL procedures for amateurs learning, may not be used for commercial purposes.
<ty> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] VHDL_da

说明：大量的VHDL程序实例，供大家参考学习，是学习VHDL的好书。-VHDL procedures for a large number of examples for your reference
<达> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] VHDL

说明：vhdl 数字逻辑设计 数字eda设计，vhdl语言设计实例入门-vhdl
<zhao> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] VHDL_CXSL

说明： 许多VHDL设计实例 还挺好的 讲解挺详细- VHDL design of many examples of quite good on the very detailed
<ChengRui> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] fpga-design

说明：FPGA的设计指导，包括设计原则，和设计注意事项。希望有助于大家！-FPGA design guidance, including design principles, and design considerations. Hope that helps everyone!
<黄池翔> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] inverseuse_ex1

说明：this a inverse gate with lot s of other gates and testbench for novice-this is a inverse gate with lot s of other gates and testbench for novice
<Johnny vintéin> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] my8

说明：2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，实现后端采样同步时钟-E Electronic Design Contest 2011 problem " simple digital signal transmission analyzer" verilog source code sample to achieve the back-end clock synchronization
<liu> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0

[VHDL编程] LAB7_3

说明：lab7 part 3 verilog de2-115
<luxen> 在 2024-11-19 上传 | 大小：2.84mb | 下载：0