[VHDL编程] control_logic

说明：PCI总线的状态机程序，用突发模式写的，单周期可以用，突发模式没驱动，很好的东西哦-PCI bus state machine programs written using burst mode, single-cycle can be used, no burst mode driver, a very good thing, oh
<张浩阳> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] uart_send

说明：串口发送程序，用无数设备验证过的，可靠，波特率2M，系统时钟40M-Serial transmission program, verified by numerous equipment, reliable baud 2M, the system clock 40M
<张浩阳> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] 24bit-dadda-multiplier

说明：IT IS HIGHBRID MULTIPLIER WHERE WILL BE USEFUL TO GET HIGH SPEED MULTIPLICATION IN PROCESSORS
<ajay kumar> 在 2024-10-15 上传 | 大小：8192 | 下载：0

[VHDL编程] reversible-squarer

说明：it is hybrid squarer circuit which will be designed using reversible gates which having les hardware complexity with compared to the conventional gates
<ajay kumar> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] ddfs

说明：IT IS THE CIRCUIT WHICH EXACTLY WORK AS SINE WAVE GENERATOR, THIS CAN BE EFFICIENTLY USED IN THE COMMUNICATIONS SYSTEMS
<ajay kumar> 在 2024-10-15 上传 | 大小：89088 | 下载：0

[VHDL编程] 4-2-compressor

说明：IT IS THE HYBRID COMPRESSOR WHICH WILL BE USEFUL LOW POWER SINCE THE GATE COUNT AND DELAY REQUIRED IS VERY LESS COMPARED TO THE NORMAL DESIGN
<ajay kumar> 在 2024-10-15 上传 | 大小：1606656 | 下载：0

[VHDL编程] vid_clkgen

说明：Xilinx xapp sink displayport vid clk geneator source
<asdfqqqwa> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] submicron-technology

说明：IT IS THE TECHNOLOGY TO REDUCE THE SHORT CIRCUIT LEKAGE POWER IN CMOS TECHNOLOGY. BY THIS WE CAN AVOID THE SHORT CIRCUIT POWER
<ajay kumar> 在 2024-10-15 上传 | 大小：7168 | 下载：0

[VHDL编程] image-rotation

说明：基于FPGA的system generator的图像旋转处理，利用system generator的图像旋转处理程序。本程序是基于system generator下的matlab运行。-FPGA-based image processing system generator rotation, the use of image rotation system generator handler. This procedure is ba
<wyj> 在 2024-10-15 上传 | 大小：158720 | 下载：0

[VHDL编程] SRC

说明：流水线CPU的verilog实现，包含id，if，ex，mem等部分的源码-an implementation of Pipelined CPU in verilog
<zyh> 在 2024-10-15 上传 | 大小：7168 | 下载：0

[VHDL编程] scan_led

说明：每个时钟，计数时间，实现8的扫描显示，在数码管上依次显示13579bdf，可以选择EDA实验箱，FPGA EP1C6Q240C8。-Each clock, counting time, achieve 8 scan display, turn on the digital tube display 13579BDF, can choose EDA experimental box, FPGA EP1C6Q240C8.
<LP> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] MB

说明： 基于VHDL语言数字秒表设计,在FPGA实验平台下开发-Digital stopwatch design based on VHDL, FPGA experimental platform under development
<李耀> 在 2024-10-15 上传 | 大小：222208 | 下载：0