[VHDL编程] 并口的CPLD烧录线，通过跳线支持三大厂家的CPLD/FPGA(Altera,Xilinx,Lattice)

说明：并口的CPLD烧录线，通过跳线支持三大厂家(Altera,Xilinx,Lattice)的CPLD/FPGA烧录,附有电路图与Verilog HDL文档.使用的芯片为XC9572XL-VQ64
<mikeldm@163.com> 在 2010-10-14 上传 | 大小：2.2mb | 下载：2

[VHDL编程] VHDL_biss

说明：FPGA中针对Biss通讯协议解码VHDL语言源码-FPGA communication protocols against BiSS source decoder VHDL language
<阿诺> 在 2024-11-20 上传 | 大小：2.2mb | 下载：0

[VHDL编程] 1111

说明：基于Verilog-HDL的转子振动噪声电压峰值检测，值得学习啊，-Verilog-HDL based on the rotor vibration noise voltage peak detector, it is worth learning ah,
<王朱忠> 在 2024-11-20 上传 | 大小：2.19mb | 下载：0

[VHDL编程] GPU_in_VHDL

说明：这是一篇关于在可编程逻辑器件（CPLD）上实现一个8 比特的图形处理器GPU的报告-This report is about how to achieve an 8-bit graphics processor GPU on the programmable logic device (CPLD).
<cici> 在 2024-11-20 上传 | 大小：2.2mb | 下载：0

[VHDL编程] ad_da_ctr

说明：基于FPGA的ad和da转换Verilog代码，FPGA采用ep2c5芯片，做成异步fifo，ad芯片采用TI的ths1230,da芯片采用TI的TLV5619，仿真结果基本正确。-FPGA-based ad and da conversion Verilog code, FPGA using ep2c5 chip, made ??of asynchronous fifo, ad-chip using TI s ths1230, da
<ych> 在 2024-11-20 上传 | 大小：2.19mb | 下载：0

[VHDL编程] SDRAM_CONTROLlER_Modelsim

说明：SDRAM控制器，Verilog代码编写，让你快速了解SDRAM的读写时序。包含Modelsim仿真工程和文档-SDRAM controller, Verilog coding, allows you to quickly understand the SDRAM read and write timing. Modelsim simulation engineering and contains study notes
<小单> 在 2024-11-20 上传 | 大小：2.2mb | 下载：0

[VHDL编程] jiaotongdeng

说明：通过并行接口8255实现十字路*通灯的模拟控制,进一步掌握对并行口的使用。-Crossroads traffic lights analog control via the parallel interface 8255, and further understand the use of the parallel port.
<徐剑锋> 在 2024-11-20 上传 | 大小：2.19mb | 下载：0

[VHDL编程] sram_fifo_uart

说明：用verilog HDL编写的SRAM+FIFO+UART模块，欢迎各位指点 -Welcome to the guidance written in verilog HDL SRAM+FIFO+UART module
<钱世俊> 在 2024-11-20 上传 | 大小：2.2mb | 下载：0

[VHDL编程] sin

说明：在Altera DE2-70的开发板上实现产生正弦波信号。-Achieve generate sine wave signal at Altera DE2-70 development board.
<柴贤臣> 在 2024-11-20 上传 | 大小：2.19mb | 下载：0

[VHDL编程] Sawtooth

说明：在Altera DE2-70的开发板上实现产生锯齿波信号。-In the Altera DE2-70 development board realize sawtooth signal.
<柴贤臣> 在 2024-11-20 上传 | 大小：2.2mb | 下载：0

[VHDL编程] M_generation

说明：伪随机序列发生器，即M序列发生器，VHDL语言完成，已仿真通过。-Pseudo-random sequence generator, VHDL language completed, through simulation.
<hbxgwjl> 在 2024-11-20 上传 | 大小：2.2mb | 下载：0

[VHDL编程] log_verilog

说明：使用cordic方法计算log，verilog语言实现(Calculate log, verilog language using cordic method)
<罗十一> 在 2024-11-20 上传 | 大小：2.2mb | 下载：0