[VHDL编程] SOPC_Builder

说明：SOPC架构建立实例，针对altera公司的DE2开发板，其他开发系统也可以用-based FPGA , SOPC construct experiment
<zhaoqian> 在 2024-11-19 上传 | 大小：2.22mb | 下载：0

[VHDL编程] ss

说明：DE2开发板 sopc开发例程 友经科技提供-DE2 development board sopc the development of science and technology provided by the Friends of routine
<xinzhi> 在 2024-11-19 上传 | 大小：2.22mb | 下载：0

[VHDL编程] verilog_lecture

说明：verilog课件，很好 很不错，讲的很仔细，适合新手学习用！-verilog courseware, very very good, said very carefully, for beginners to learn to use!
<pdc> 在 2024-11-19 上传 | 大小：2.21mb | 下载：0

[VHDL编程] DE0_VGA

说明：基于fpga的VGA程序代码，已经测试成功-VGA-based fpga code has been tested successfully
<李述良> 在 2024-11-19 上传 | 大小：2.21mb | 下载：0

[VHDL编程] S13_VIDEO_IN_S_VIDEO

说明：verilog语言，video程序。需要的-verilog+ vidio
<王半田> 在 2024-11-19 上传 | 大小：2.22mb | 下载：0

[VHDL编程] Altera-Lab-2

说明：Altera Lab 2 for DE1 - Manual and Solution
<Azkan> 在 2024-11-19 上传 | 大小：2.21mb | 下载：0

[VHDL编程] div

说明：一个简单的分频程序，适合初学者了解这一编程语言的特点-A simple crossover procedures, suitable for beginners to understand the programming language
<武鹏> 在 2024-11-19 上传 | 大小：2.22mb | 下载：0

[VHDL编程] 24sCountdown

说明：基于CPLD的24秒倒计时 计时的窗口显示分为数码管和发光二极管两部分，其中二极管部分表示数码管后一位，.0-.9或.00-.09，故本计时器精确度可以提高到0.01s-Based on CPLD 24 seconds countdown Timing window displays and LED digital tube is divided into two parts, where the diode portion r
<我0621> 在 2024-11-19 上传 | 大小：2.21mb | 下载：0

[VHDL编程] LCDcontrol

说明：verilog code for t6963 240128 lcd
<孙虎> 在 2024-11-19 上传 | 大小：2.21mb | 下载：1

[VHDL编程] my_cpu

说明：计算机组成原理实验代码：单周期Cpu设计，附上检测指令， 在ISE 14.4通过检测-Computer Composition Theory Experiment Code: Cpu single-cycle design, attach detection command, by detecting the ISE 14.4
<李旭东> 在 2024-11-19 上传 | 大小：2.22mb | 下载：0

[VHDL编程] 7-segment-counter

说明：7 segment counter in VHdl-7 segment counter in VHdl
<yassine> 在 2024-11-19 上传 | 大小：2.22mb | 下载：0

[VHDL编程] class11

说明：uart串口发送模块，其中filter为按键消抖-Uart serial send module, where filter is the key to shake
<bh> 在 2024-11-19 上传 | 大小：2.21mb | 下载：0