资源列表

« 1 2 ... .65 .66 .67 .68 .69 370.71 .72 .73 .74 .75 ... 4311 »

[VHDL编程D-flip-flop

说明: Verilog的简单D触发器设计-Simple D flip-flop in Verilog design
<陈俊辉> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程10101-sequence-detector

说明:课程设计之10101序列检测器的Verilog 实现-10101 sequence detector
<陈俊辉> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程verilog

说明:梁祝音乐发生器verilog 4HZ 4MHZ-verolog vhdl
<王侠> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程RTL

说明:FPGA复位总控制,在工程中用于复位的关键程序-RST_N control based on FPGA
<hizhu> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程frequency-counter

说明:这是使用VHDL语言编写的频率计数器源码。包含了各个模块以及主函数。-This is the source of the frequency counter using VHDL language. Contains various modules and the main function.
<张鑫> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程syn_detc

说明:Verilog语言的同步帧检测模块,适用于pcm通信系统,本模块可检测的同步帧为100110-The synchronization fr a me detection module implemented use Verilog language,for pcm communication system, the module can detect synchronization fr a me for 10,011,011
<LEE> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程attachments

说明:lcd .asm to show words
<pari> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程div

说明:自己编写的一个计数器分频,通过调整计数周期和计数值,可以获得不同频率,不同占空比的分频时钟-I have written a counter divider by adjusting the count period and the count value can be obtained at different frequencies, different duty cycles of the divided clock
<Terry> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程mux2to1

说明:2路选择器,基于VHDL语言,在epm570板上的开发程序-2-way selector, based on VHDL, epm570 board development process.
<叶柱英> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程LCD1

说明:lcd code for microcontroller
<pari> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程Temperature-Meter

说明:Temperature Meter in VHDL code.
<Andre Michels> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程Fibonacci-Sequence

说明:Fibonacci Sequence VHDL code.
<Andre Michels> 在 2024-11-20 上传 | 大小:1kb | 下载:0
« 1 2 ... .65 .66 .67 .68 .69 370.71 .72 .73 .74 .75 ... 4311 »

源码中国 www.ymcn.org