[VHDL编程] EDAdesign(3)

说明：该文件中是关于一些VHDL许多编程实例以及源码分析，希望对VHDL爱好者有用。卷3包括车载DVD位控系统、直接数字频率合成器、图像边缘检测器、等精度数字频率计、出租车计费系统的设计与分析-The document is on a number of VHDL source code in many programming examples and analysis, in the hope that useful VHDL enthus
<shengm1> 在 2024-11-19 上传 | 大小：4.19mb | 下载：0

[VHDL编程] MyLCD_modify

说明：基于ALTERA FPGA EP2C5Q8208C8，针对LCD RT12864A-1的驱动程序-based on ALTERA FPGA EP2C5Q8208C8,the driver of LCD RT12864A-1
<廖干洲> 在 2024-11-19 上传 | 大小：4.19mb | 下载：0

[VHDL编程] vhdl_123

说明：几个简单的vhdl程序。包括加法器，减法器，乘除法等等。-A few simple vhdl program. Including the adder, subtractor, multiplication and division and so on.
<fugen> 在 2024-11-19 上传 | 大小：4.19mb | 下载：0

[VHDL编程] fir_da_test

说明：用QUARTUS软件，用DA算法实现一个32阶的FIR滤波器-QUARTUS software used with the DA algorithm to achieve a 32-order FIR filter
<li> 在 2024-11-19 上传 | 大小：4.19mb | 下载：0

[VHDL编程] FPGA

说明：FPGA实验开发，拥有实验讲义 实验开发板的功能详细介绍-The inform of FPGA
<孙立> 在 2024-11-19 上传 | 大小：4.18mb | 下载：0

[VHDL编程] VCIR

说明：该程序由VC编制，实现FIR数字滤波器功能，为实现数字滤波编程提供了借鉴-The program prepared by the VC, functions of FIR digital filters, digital filter programmed to provide a reference
<weiwei> 在 2024-11-19 上传 | 大小：4.18mb | 下载：0

[VHDL编程] AD0809

说明：AD0809的FPGA控制，适合初学者当做例程-AD0809 FPGA control, suitable for beginners as routine
<金浩强> 在 2024-11-19 上传 | 大小：4.19mb | 下载：0

[VHDL编程] Spartan-3E

说明：Spartan+3E中文用户指南, Spartan+3E英文手册人工翻译过来的pdf版本-Spartan+3E Chinese user' s guide, Spartan+3E English translation of the manual labor pdf version
<Mars> 在 2024-11-19 上传 | 大小：4.18mb | 下载：0

[VHDL编程] Lab3

说明：一步 学ZedBoard & Zynq-STEP BY STEP STUDY ZedBoard & Zynq
<刘玉顺> 在 2024-11-19 上传 | 大小：4.18mb | 下载：0

[VHDL编程] audio_verilog

说明：AUDIO音频模块AN831的录音及播放FPGA代码，测试通过-AUDIO audio module AN831 recording and playback of FPGA code, the test passed
<tengdaizhou> 在 2024-11-19 上传 | 大小：4.19mb | 下载：0

[VHDL编程] liushuideng

说明：Cyclone V开发实验板实现FPGA的8位流水灯(Cyclone V development of experimental board to realize 8 bit flow lamp of FPGA)
<wwda > 在 2024-11-19 上传 | 大小：4.18mb | 下载：1

[VHDL编程] uart_v1.1

说明：Quartus下开发Verilog编写的串口程序，主要包含串并互转模块等，通过RTL和时序仿真(Quartus under the environment of a serial procedures written in Verilog, contains the Conversion module and so on RTL and timing simulation has passed)
<王远震> 在 2024-11-19 上传 | 大小：4.19mb | 下载：0