[VHDL编程] CoreCORDIC_EV_v2[1].0

说明：快速fft核,下吧!从国外网站当的！用用看！-Fast fft nuclear, under the bar! From abroad when the site! By using look!
<> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] ECCgenAndLoc

说明：基于xilinx ISE环境开发的VHDL的NAND flash ECC 实现,eccGen256Byte 文件夹为ECC 产生程序，EccErrLoc文件夹为ECC错误定位程序。-Xilinx ISE environment based on the development of VHDL the NAND flash ECC to achieve, eccGen256Byte folder produced for the ECC
<卓智海> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] MUSIC

说明：16*16点阵循环显示8个汉字，有背景MIDI音乐输出，有一个键盘控制音乐的选择，还附带乐曲弹奏功能。有比较详细的注解。-16* 16 dot matrix display cycle of 8 Chinese characters, with background MIDI music output, there is a keyboard to control the choice of music, but also with m
<叶华> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] VGA

说明：用VHDL语言描述的VGA显示程序，可用赛灵思公司的软件打开-Described using VHDL, VGA display program, available Xilinx' s software to open
<孙璇> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] ARM

说明：a source code for arm7 with manual and data path
<elahe> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] BTL_VHDL_Nhom_4_

说明：VHDL starter document
<it4rb> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] frame_cap

说明：GPON中下行帧捕捉模块的verilog程序，在quartuaII上已经验证过，需要的可以拿去参考下-GPON downstream fr a me capture verilog program has already been verified in quartua can take to refer to the following
<王诚> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] MIPSCPU_MultiCircle

说明：流水线的一个循环源码设计，基于mips流水线的设计-Pipeline a loop source design, based on the design of the mips pipeline
<唐鑫> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] Synthesis-and-Simulation

说明：Synthesis and Simulation Design Guide，Xilinx公司的FPGA逻辑综合与仿真，英文版的。-Synthesis and Simulation Design Guide
<杨阳> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] ll_clock

说明：数字电子钟的设计，振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。- Digital electronic clock design, stable high frequency oscillator generates
<李建国> 在 2025-01-22 上传 | 大小：1.43mb | 下载：0

[VHDL编程] FIR_dida

说明：自己写的FIR滤波器设计，verilog语言写的，很好用-Write your own FIR filter design, verilog language, easy to use
<chenshuo> 在 2025-01-22 上传 | 大小：1.43mb | 下载：5

[VHDL编程] xc3sprog_rev780_working_with_xc6slx9_spi

说明：xc3sprog working version see http://xc3sprog.sourceforge.net/ use with https://sourceforge.net/projects/libusb-win32/
<MAA > 在 2025-01-22 上传 | 大小：1.43mb | 下载：0