资源列表

« 1 2 ... .04 .05 .06 .07 .08 3509.10 .11 .12 .13 .14 ... 4311 »

[VHDL编程VerilogHDL(11-13)

说明:verliog程序的教程和一些实例方便学习-verliog program tutorials and examples to facilitate learning
<Grazy-Wolf~.~> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程ADC_DAC_DESIGN

说明:ADC&DAC应用设计宝典,设计采样基本原理,相当经典的一本书-This book is very useful and classic for ADC & DAC design
<邓滔> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程verilogPPT

说明:本书为北大微电子系Verilog课件,供初学者参考,内容齐全,网上很难找到的哦!-Book for the Department of Microelectronics, Peking University Verilog courseware for advanced users, the content is complete, the Internet is difficult to find the Oh!
<滴滴> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程I2C_controller_core

说明:or1200 i2c controller core-i2c controller core
<sun> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程FPGAfuture

说明:机遇与挑战并存Xilinx谈FPGA未来的发展方向及趋势-Opportunities and challenges Xilinx FPGA on the future direction and trends
<haha> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程BEIDA_verilog

说明:北大verilog课件,很好的硬件学习参考资料-North verilog courseware, learning good hardware reference
<alex> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程key

说明:是一个嵌入式开发的FPGA板子连接键盘进行测试的小实验说明-Is an embedded FPGA development board connected small experiment to test the keyboard descr iption
<sfds> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程beijingdaxue_verilog_pdf

说明:北大的verilogHDL教程,从潜入深,逐步深入的讲解,但是许多重点都被提到了,是不错的教程。-Peking University verilogHDL tutorial from dive deep, and gradually in-depth explanations, but many have been referred to the focus, is a good tutorial.
<工序龙> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程verilog(pdf)

说明:北京大学微电子系的verilog课程讲义,pdf格式,非常经典。-the course outline of verilog course in Peking University.
<ice> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程taxi_cnt

说明:出租车计费器 根据出租车计费器原理本逻辑模块需包括以下内容:复位模块,开始计费模块,里程计数模块,里程判断模块,停车判断模块,停车计时模块,停车时间计费模块,里程计费模块,总计费模块,LED计时里程计费显示模块,高额费用报警;-taxi count
<Johnny chen> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0

[VHDL编程DDR2-verilog

说明:ddr2的Verilog代码,包括时序控制,数据读取,利用verilog编写的ddr2控制器,在spartan6板子上得以验证,成功实现了FPGA与DDR2的通信。-ddr2 of Verilog code, including timing control, data is read using verilog prepared ddr2 controller board on spartan6 be verified, the su
<wei> 在 2025-01-22 上传 | 大小:1.42mb | 下载:2

[VHDL编程seg70

说明:适合fpga,verilog初学者。按一定的频率轮流向各个数码管的COM端送出低电平,同时送出对应的数据给各段。以动态扫描方式在8位数码管“同时”显示0 7-According to certain frequency in turn to various digital tube COM client sends out the low level, at the same time to send out the correspon
<龙晓磊> 在 2025-01-22 上传 | 大小:1.42mb | 下载:0
« 1 2 ... .04 .05 .06 .07 .08 3509.10 .11 .12 .13 .14 ... 4311 »

源码中国 www.ymcn.org