资源列表
[VHDL编程] modelsim_howto
说明:modelsim的使用方法,modelsim 是VHDL的仿真工具-how to use modelsim<siva> 在 2025-01-25 上传 | 大小:1.19mb | 下载:0
[VHDL编程] BeijingUniversityTutorialforVerilog
说明:Verilog超详细教程,北大微电子系硬件设计入门教程。-Super detailed tutorial Verilog, hardware design, Department of Microelectronics, Peking University Tutorial.<胡国平> 在 2025-01-25 上传 | 大小:1.19mb | 下载:0
[VHDL编程] Attachments_2011_09_14
说明:ASIC DEsign synthesis<Harsh > 在 2025-01-25 上传 | 大小:1.19mb | 下载:0
[VHDL编程] ISE_lab12_vga
说明:excd-1 开发板上VGA端口的声明应用 实现VGA通信-excd-1 VGA<alex> 在 2025-01-25 上传 | 大小:1.19mb | 下载:0
[VHDL编程] 64point_FFT
说明:64-point Pipeline FFT,包含Verilog语言编写的64点FFT运算rtl级程序以及测试程序,此外,还包含设计文档。-64-point Pipeline FFT, Verilog language includes a 64 point FFT computation rtl-level procedures and testing procedures, in addition, includes the desi<小飞> 在 2025-01-25 上传 | 大小:1.19mb | 下载:0
[VHDL编程] half_adder
说明:半加器,数字系统中,二进制运算可转换为加法运算,所以加法器是一种重要的逻辑部件。已成功运行过。-Half adder, digital systems, the the binary operation can be converted to addition operation, the adder is an important logical parts. Has been run successfully.<李建国> 在 2025-01-25 上传 | 大小:1.19mb | 下载:0