[VHDL编程] PLL

说明：PLL 时钟模块　　Quartus II平台的简单设计实例　附仿真波形-PLL clock module Quartus II platform attached to a simple design example simulation waveforms
<许东滨> 在 2025-02-04 上传 | 大小：788kb | 下载：0

[VHDL编程] Mars-EP1C6-F_code3

说明：此包为FPGA学习板的综合实验程序源代码,包括两个实验:交通灯和数字时钟.-This packet FPGA board to study a comprehensive experimental program source code, including two experiments: the traffic lights and digital clock.
<sunxh092> 在 2025-02-04 上传 | 大小：788kb | 下载：0

[VHDL编程] seven_segment1

说明：vhdl code for 7 segment
<anshu> 在 2025-02-04 上传 | 大小：788kb | 下载：0

[VHDL编程] Memoria

说明：Circuito que implementa el uso de memoria nvram de la tarjeta nexxys 2 en vhdl
<alfred> 在 2025-02-04 上传 | 大小：788kb | 下载：0

[VHDL编程] CY7c68013

说明：CY7c68013的读写程序,开发环境是ISE-CY7c68013 write and read program
<李程> 在 2025-02-04 上传 | 大小：788kb | 下载：0

[VHDL编程] Example-b4-2

说明：利用硬件可编程语言VHDL 来实现定制一个8B10B编码器-use VHDL language to 8B10B
<张超> 在 2025-02-04 上传 | 大小：787kb | 下载：0

[VHDL编程] fifo

说明：本程序主要实现对先入先出功能模块的程序编写- This procedure is mainly to achieve the FIFO function module programming
<xiaojuan> 在 2025-02-04 上传 | 大小：787kb | 下载：0

[VHDL编程] or2000pl

说明：openrisc200源码，来自open core-Openrisc200 source code,from open core
<ycs> 在 2025-02-04 上传 | 大小：787kb | 下载：0

[VHDL编程] 30S_basketball

说明：设计了篮球竞赛30秒计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有光电报警功能，同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出光电报警信号。-It designed a 30-second timer basketball competition. This timer functions, can be directly cleared, st
<刘一航> 在 2025-02-04 上传 | 大小：787kb | 下载：0

[VHDL编程] shizhongfinal

说明：通过按键控制的数字钟，verilog代码-a diagil clock design by verilog
<mike> 在 2025-02-04 上传 | 大小：787kb | 下载：0

[VHDL编程] lab1

说明：AXI-Lite bus with SPI on System C
<PavelKor91> 在 2025-02-04 上传 | 大小：787kb | 下载：0

[VHDL编程] apb.v

说明：AMBA总线apb总线的verilog代码以及相关的中断控制。(AMBA bus apb bus verilog code and associated interrupt control.)
<卧室一条鱼 > 在 2025-02-04 上传 | 大小：787kb | 下载：0