资源列表
[VHDL编程] suoxianghuan
说明:锁相环的仿真以及含有文本,希望能有帮助。锁相环对通信中还是很重要的-Phase-Locked Loop Simulation as well as containing text, hoping to have help. Phase-locked loop of communication is very important<蔡立凤> 在 2025-02-06 上传 | 大小:685kb | 下载:0
[VHDL编程] dbg_interface
说明:USB v1.1 RTL and design specification<QiangWang> 在 2025-02-06 上传 | 大小:685kb | 下载:0
[VHDL编程] modelsim-installation
说明:modelsim的安装指导,以及简单的介绍modelsim的使用-Modelsim installation supervision, and the simply introduc the use of modelsim<卢> 在 2025-02-06 上传 | 大小:685kb | 下载:0
[VHDL编程] shizhong_xianshi
说明:使用Altera型FPGA的数字时钟,使用按键显示,具有调时计时功能-Using Altera FPGA-based digital clock, using the key display, with timing function when adjusting<> 在 2025-02-06 上传 | 大小:685kb | 下载:0