资源列表

« 1 2 ... .42 .43 .44 .45 .46 3047.48 .49 .50 .51 .52 ... 4311 »

[VHDL编程ramFIFO

说明:双口RAM实现FIFO程序解释,说明.-FIFO dual-port RAM procedures to achieve explanation. Good
<nxl> 在 2025-02-07 上传 | 大小:602kb | 下载:0

[VHDL编程VerilogHDL

说明:Verilog HDL__.rar 简要教程,很有用-Verilog HDL__.rar a brief tutorial, very useful
<李懿> 在 2025-02-07 上传 | 大小:602kb | 下载:0

[VHDL编程VGA

说明:基于FPGA,QUARTUSS||开发环境下的简单图像显示控制-Based on FPGA, QUARTUSS | | development environment simple image display control
<sujiebin> 在 2025-02-07 上传 | 大小:602kb | 下载:0

[VHDL编程SAR-Signal-Simulation-of-FPGA-based-fast-way

说明:基于FPGA的SAR回波仿真快速实现方法SAR Signal Simulation of FPGA-based fast way-SAR Signal Simulation of FPGA-based fast way
<wany666> 在 2025-02-07 上传 | 大小:602kb | 下载:0

[VHDL编程lab6

说明:verilog code for clock
<jacob> 在 2025-02-07 上传 | 大小:602kb | 下载:0

[VHDL编程VHDL

说明:有关VHDL软件编程,对里面的应用语句进行了详细的讲解,但是是全英文版的。-vhdl program
<夏春天> 在 2025-02-07 上传 | 大小:602kb | 下载:0

[VHDL编程zuihou

说明:数字时钟,有校正、闹钟、复位灯一些功能-Digital clock, correction, some of the features of the alarm clock, reset lamp! ! ! ! !
<ljd> 在 2025-02-07 上传 | 大小:601kb | 下载:0

[VHDL编程seconds-counter

说明:在EP2C5T144C8开发板上编的一个VHDL源程序,相当于一个秒表,读数可在4个数码管上显示,通过按键可暂停计数,可继续计数-In EP2C5T144C8 development board this a VHDL source code, the equivalent of a stopwatch, reading on the four digital tube display, can suspend count by but
<李杰> 在 2025-02-07 上传 | 大小:601kb | 下载:0

[VHDL编程lattice_ddr_verilog-for-orca4

说明:莱迪思的DDR控制器源码(包括仿真与说明文档),DDR为MT46V16M8,Verilog-The DDR controller source of Lattice (including simulation and documentation), DDR is MT46V16M8, Verilog
<刘佳庆> 在 2025-02-07 上传 | 大小:601kb | 下载:0

[VHDL编程FPGA--washer-control

说明:能洗衣机控制器 具有多种功能切换 正转、反转、暂停等功能-Intelligent washing machine controller with multi-functional switch forward, reverse, pause, and other functions
<冯先申> 在 2025-02-07 上传 | 大小:601kb | 下载:0

[VHDL编程project_4

说明:RGB 与YCbCr 颜色空间可以相互转化,此代码为YCbCr转RGB的实验代码-Display a signal, the resolution information can be seen as 1280 x 720 @ 60P, the display shows the standard 8-color vertical color bar
<张少伟> 在 2025-02-07 上传 | 大小:601kb | 下载:0

[VHDL编程AD

说明:基于FPGA的AD采集系统 用verilog编写 基于basys2开发板-FPGA AD verilog basys2
<赵安江> 在 2025-02-07 上传 | 大小:601kb | 下载:0
« 1 2 ... .42 .43 .44 .45 .46 3047.48 .49 .50 .51 .52 ... 4311 »

源码中国 www.ymcn.org