[VHDL编程] moore state_machine

说明：这是一个moore状态机的典型程序，供初学者参考-This is a typical state machine moore procedure reference for beginners
<张云鹏> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] 占空比1：1的通用分频模块　

说明：用vhdl实现占空比1：1的通用分频模块，非常实用，欢迎大家下载-use VHDL to achieve the common 1:1-frequency module, a very practical and you are welcome to download
<kiki> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo程序

说明：用verilog语言在fpga中实现fifo功能！-using Verilog language in which they simply realize fifo function!
<刘涛> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] EPP

说明：并口的EPP协议，与外部的FIFO的empty,full信号共同控制数据传输-of EPP parallel port agreement with the external FIFO empty, full common control signal data transmission
<陈刚> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] LED七段译码

说明：初次上传文件，采用文本格式编辑内容，不知道是否妥当，如有不便之处，敬清各位原谅。-initial upload documents using text format editorial content, I do not know whether they are appropriate, if any inconvenience, King- forgive me.
<LJH> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] sale2

说明：sale，自动收获机。首先投币，然后买东西，然后退币-sale, automatic harvester. The first coin, and then buy something, and then coin
<杨小坤> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] WERDTEST

说明：CCD DRIVER 本软件用于线性CCD 传感器时序控制 -CCD DRIVER software for the linear CCD sensor timing control
<林良川> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] conv_code

说明： 用VHDL实现卷积码编码，该码为（2.1.3）型卷积码。-using VHDL Convolutional coding, the code (2.1.3)- Convolutional Codes.
<武汉> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] SDRAM_C

说明：SDRAM控制核，已经经过测试，完全可以稍加修改后应用-SDRAM control nuclear, has been tested, we can use a slightly modified
<洪戈> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] cpldtraffic

说明：交通灯信号的ｆｐｇａ实现。通过ｖｅｒｉｌｏｇ语言编程，在ｆｐｇａ上调试通过。-traffic signal lights they simply achieve. Through the Verilog language programming, they simply passed on debugging.
<王海> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] fpgasong

说明：以verilog HDL 语言编写的一首歌曲，可供初学者借鉴-to Verilog HDL language of a song, draw for beginners
<王海> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] CLKCP01

说明：液晶显示器320*240脉冲实现，每出现12个clk出一个字节脉冲，每出现40个字节脉冲出一个行脉冲。240行结束出一个帧脉冲.-LCD 320* 240 pulse realized there every 12 clk byte out a pulse, with each 40-byte burst out a pulse line. 240 firms from the end of a fr a me pulse.
<楼龠冬> 在 2024-12-22 上传 | 大小：1kb | 下载：0