[VHDL编程] AlteraDE2NET

说明：altera公司开发板上关于基于FPGA实现网络协议的硬件描述-altera developed on-board FPGA based on the realization of network protocols, hardware descr iption
<张> 在 2025-02-10 上传 | 大小：526kb | 下载：0

[VHDL编程] SystemC_Modeling

说明：SystemC建模实例精华,可参考文档《A SystemC Primer》-systemC modeling examples
<王力> 在 2025-02-10 上传 | 大小：526kb | 下载：1

[VHDL编程] serial

说明：VHDL实现串口控制逻辑源代码,包括各个模块的具体实现和元件例化-Serial control logic to achieve VHDL source code, including various modules and components to achieve the specific cases of
<王超> 在 2025-02-10 上传 | 大小：526kb | 下载：0

[VHDL编程] pblazefrequency_counter

说明：Frequency counter based on Picoblaze
<carlos martins> 在 2025-02-10 上传 | 大小：525kb | 下载：0

[VHDL编程] codelock

说明：实现电子密码锁 可以重置密码 密码输入三次错误将锁住 需要最终的密码才能开锁-Realize electronic combination lock can reset the password password input three errors will lock need eventually password can lock
<高柯> 在 2025-02-10 上传 | 大小：525kb | 下载：0

[VHDL编程] UART

说明：以uart为基础，集成了输入输出等模块，自己写的程序，对初学者比较有用-To uart-based, integrated input and output modules, to write their own programs, more useful for beginners
<pengliuyong> 在 2025-02-10 上传 | 大小：525kb | 下载：0

[VHDL编程] WM8734

说明：this descr iption about sterio audio codec in fpga de2-this descr iption about sterio audio codec in fpga de2
<Mahmoud> 在 2025-02-10 上传 | 大小：525kb | 下载：0

[VHDL编程] xapp953

说明：Two-Dimensional Rank Order Filter Author: Gabor Szedo
<tn> 在 2025-02-10 上传 | 大小：525kb | 下载：0

[VHDL编程] UART16450Transceiver-SourceCode.ZIP

说明：串口16450的逻辑代码，内部带仿真测试代码，已经调试通过-Serial logic code 16450, with internal simulation test code has been debugging through
< 张雨石> 在 2025-02-10 上传 | 大小：525kb | 下载：0

[VHDL编程] NANO2_usb2.0

说明：NANO2开发板实例之usb2.0通信实例，本实验工程是建立在xilinxFPGA上做的开发文档-NANO2 development board instance of usb2.0 communication as an example, the experiment project is built on xilinxFPGA development documentation
<wangcheng> 在 2025-02-10 上传 | 大小：525kb | 下载：0

[VHDL编程] ck1

说明：用FPGA实现的数码管时钟，使用的是Nexys4开发板，所以使用了视觉暂留原理实现数码管的显示。-FPGA implementation with digital clock, using Nexys4 development board, so the use of the principle of persistence of vision to realize digital tube display.
<mmhy> 在 2025-02-10 上传 | 大小：525kb | 下载：0

[VHDL编程] Mrunal Mirani Verilog Assignment 1

说明：Multiplexer logic etc
<ksureja> 在 2025-02-10 上传 | 大小：525kb | 下载：0