[VHDL编程] cpu

说明：tarahie alu ba estefade az codhaye ketabe mano be zabune vhdl
<sina> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ov7725config

说明：摄像头驱动IC OV7725的初始化代码，用来配置OV7725输出QVGA或QQVGA格式的RGB565图像，可以直接驱动常用的CPU接口TFT屏。-Driver IC OV7725 camera initialization code to configure the OV7725 output QVGA or QQVGA format RGB565 image, you can directly drive common CPU i
<yangchanghai> 在 2024-11-18 上传 | 大小：1kb | 下载：1

[VHDL编程] RCServo.v

说明：Generate RC SERVO PWM Verilog
<Raju> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] pingpang

说明：LED灯模拟乒乓球用移动，甲乙两玩家，击到球便在数码管上显示积分。-LED lights simulate table tennis with a mobile, B two players, hit the ball will be in the digital display points.
<康文> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-D9850

说明：FPGA 串行控制AD9850本人 实现过 非常好用-AD9850 serial control FPGA is very easy to use, I realized
<全昊> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] m2enc

说明：the attached code is the vHDL descr iption for implmenting Manchester logic with reference to HD6408 datasheet.
<basker> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] m2dec

说明：attached code is for implementing manchester decoder reference to HD6408 chip
<basker> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] m57enc

说明：the attached code replicates the manchester encoder functionality ref to HD6409 chip
<basker> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ccmul

说明：FFT中 旋转因子8位复数乘法的VHDL程序，3次实数乘法和3次加减法运算，-FFT twiddle factor of the VHDL program, 3 times real multiplication and subtraction 3
<cxl> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] butterfly1

说明：FFT 蝶形处理器的VHDL代码，由一个加法器，一个减法器和一个实例化为组件的旋转因子乘法器ccmul组成-FFT butterfly processor VHDL code by an adder, a subtracter, and an instance of the component into the composition of the rotation factor multiplier ccmul
<cxl> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] AD574

说明：AD574控制器的VHDL程序，用状态机设计的AD574器件的控制器FPGA硬件设计，可以代替单片机的功能-AD574 controller VHDL program, the state machine design AD574 device controller FPGA hardware design, can replace the function of the microcontroller
<cxl> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] sram

说明：SRAM的VHDL设计，设计了一个具有4位地址线，8位数据线的SRAM，读写功能独立-SRAM VHDL design, the design of a 4-bit address lines, 8 data lines of SRAM, read and write functions independent
<cxl> 在 2024-11-18 上传 | 大小：1kb | 下载：0