[VHDL编程] Vhdl

说明：这是关于ＶＨＤＬ的一篇文章- This is about a V H D L article
<朱新平> 在 2025-02-25 上传 | 大小：405kb | 下载：0

[VHDL编程] IP core

说明：VHDL ip core的设计，软核的设计方法-VHDL core of the design, soft-core design
<周贤> 在 2025-02-25 上传 | 大小：405kb | 下载：0

[VHDL编程] filter-design

说明：MBD-FPGA数字滤波器设计基本流程,基于DSP builder-MBD-FPGA basic process of digital filter design
<wr> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] answer

说明：通过用verilog语言编写一个简单的数字系统，实现经典猜谜游戏的功能。-Verilog language by using a simple digital system, to achieve the classic guessing game of functions.
<蔡庆芃> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] uart_rx_tx

说明：基于sp605开发板的一个串口收发程序。包含了所有ise产生的完整的文件（ucf等），通过串口调试助手测试通过。共有四个模块构成。-Program based on the the sp605 development board serial transceiver. Contains all ise complete file (ucf etc.), by serial debugging aides tests. A total o
<曹曹> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] RISC-CPU-design

说明：16位RISC-CPU设计，高四位为操作码，低12位为地址，寻址空间位4KB。包含12条指令（预设16条指令），3个基本测试文件及其Modelsim仿真结果。-16-bit RISC-CPU design, the high four bits for the opcode, the lower 12 address, the address space of 4KB. Consists of 12 instructions (defa
<yu> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] aa

说明：本程序是用Xilinx ISE 软件编写的。它完成了（7,3）码的编码工作。里面有源程序和用于仿真的测试文件-The program is written using the Xilinx ISE software. (7,3) code encoding. Inside source for simulation test file
<杨招泳> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] MIPS

说明：基于VHDL的百万指令处理器（MIPS）设计。-A descr iption of MIPS based on VHDL
<ZHANG Yixiang> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] test-led

说明：流水灯程序，利用了VHDL，虽然程序比较简短，但是，用的还是比较经典的-Light water program, the use of VHDL, although the procedure is relatively short, but with quite classic
<likun> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] FIFO_TEST

说明：XILINX FIFO IP核测试程序，已经通过测试，方便可用-XILINX FIFO IPcore testbench
<飞草> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] moshijishu

说明：FPGA基础代码，模10计数器，可实现加计数-FPGA code base mold 10 counters, counting can be achieved
<杜飞飞> 在 2025-02-25 上传 | 大小：404kb | 下载：0

[VHDL编程] 定点乘法器设计

说明：讲解FPGA逻辑设计的乘法器设计方法，优化逻辑资源(Explain the multiplier design method of FPGA logic design and optimize logic resource)
<小雷tongzhi > 在 2025-02-25 上传 | 大小：404kb | 下载：0