[VHDL编程] 串口通信收发模块

说明：verilog编写的串口通信的接收模块和发送模块，经过仿真有效
<hjchen5949> 在 2012-06-12 上传 | 大小：389.18kb | 下载：0

[VHDL编程] ripple_carry_counter

说明：verilog 语言的简单的4为脉动进位计数器，附带仿真的激励块-verilog language into a simple 4-bit counter for the pulse, with the incentive simulation block
<qirui> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] Quartus7.1_licence

说明：A way to evalulate Quartus 7.1
<efarem> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] ModelSim1

说明：使用Modelsim用于逻辑分析设计的教程，这是第一部分-Analysis and design using the Modelsim tutorial for logic, this is the first part
<liutao> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] 1602_B

说明：veilog写的用在FPGA上，1602的LCD 驱动程序，调试通过-veilog writing used in the FPGA, 1602, the LCD driver debugging through
<曾古与> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] smg

说明：希望对VHDL的学习大家有帮助，望大家指出错误，浮想交流！-We want to learn VHDL help, hope you point out an error, daydreams exchange!
<周阳> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] vhdl-(1)

说明：VHDL book The VHDL Cookbook First Edition July, 1990 Peter J. Ashenden Dept. Computer Science University of Adelaide South Australia
<heiji> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] stepper-motor-Verilog-control

说明：步进电机Verilog语言控制程序,简单实用-The stepper motor Verilog language control program, simple and practical
<王晓伟> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] ADtest

说明：FPGA外接20MHz晶振，建立锁相环，再分频得到10MHz和8MHz时钟-I can t.
<xuyue> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] Booth4b

说明：booth 4 bits programmed by verilog and simulated using ISE software and no implemented
<bakka> 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] clk1hz

说明：工程上常用到的1Hz的时钟信号，采用VHDL语言来编写的(1Hz clock signals commonly used in engineering, the use of VHDL language to write)
<时光流转 > 在 2025-02-25 上传 | 大小：389kb | 下载：0

[VHDL编程] chuzujifei

说明：使用Quartus II 9.0编写的出租车计费系统源码，是课程设计大作业验证通过，可以直接仿真验证(The use of Quartus II 9 written taxis charging system source code, is the course design of large work verification through, can be directly simulated and verified)
<硅谷> 在 2025-02-25 上传 | 大小：389kb | 下载：0