资源列表

« 1 2 ... .10 .11 .12 .13 .14 2715.16 .17 .18 .19 .20 ... 4311 »

[VHDL编程rs232

说明:fpga的串口读写程序,经硬件测试成功,波特率9600.可以改变分频值适应不同的时钟和波特率-fpga serial read and write procedures, by the hardware to test the success of 9600 baud rate. frequency value can be changed to adapt to a different clock and baud rate
<cjy> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程pll

说明:用VERILOG语言实现的数字锁相环P-VERILOG language with the digital phase-locked loop PLL
<叶少朋> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程an490

说明:Altera官方网站提供的MAXII系列CPLD做电平转换的应用文档,非常实用的。-Official website of the MAXII Altera CPLD family to do the application-level document conversion, very practical.
<robin> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程CVI-SCOPE

说明:用开发板内核来实现FPGA开发板通过USB端口通信程序-Development board with FPGA development board to implement the kernel through the USB port communication program
<jiang> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程ALU

说明:用vhdl语言编译一个算术逻辑单元alu源代码-vhdl alu code
<宋子皓> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程ep2c35

说明:Cyclone 2 Altera PDF
<Gaurav> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程PLL

说明:基于EP2C8的锁相环倍频文件 原来时钟为25Mhz 倍频为100Mhz-File the original clock of the EP2C8 the phase locked loop frequency multiplier 25Mhz for 100Mhz
<Young> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程HDL-of-multiplier

说明:乘法器原理及HDL代码,里面文档包括几种乘法器的详细介绍和代码-Including several multiplier multiplier principle and HDL code, which document the details and code
<wangxiaobin> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程key_scan

说明:用状态机实现FPGA键盘控制,适合初学者,开发环境:Quartus8.0,参加比赛时使用,实验正确,放心使用-FPGA keyboard control with the state machine, suitable for beginners, development environment: Quartus8.0
<赵东方> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程hanzi0430

说明:基于FPGA芯片,在16x16的点阵上滚动重复显示多个汉字的源代码-Repeated 16x16 dot matrix rolling display the source code of Chinese characters based on the FPGA chip,
<wangyanwei> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程mux4_with_en

说明:带有使能端的4输入数据选择器,S0, S1, S2, C0, C1为输入,C1,C2为使能输入,P, Q, R, T为输出,c1c2=00时输出全为0,c1c2=01时输出全为1,c1c2=10时数据选择,c1c2=11时输出是c1c2=10时的反。-4 with Enable input data selector, S0, S1, S2, C0, C1 as input, C1, C2 an enable input, P, Q,
<li> 在 2025-02-26 上传 | 大小:375kb | 下载:0

[VHDL编程12345PS2

说明:ps2键盘接口VHDL程序,经过严格仿真,很有参考价值。-PS2 keyboard interface VHDL program, after a rigorous simulation, of great reference value.
<崔凯华> 在 2025-02-26 上传 | 大小:375kb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 2715.16 .17 .18 .19 .20 ... 4311 »

源码中国 www.ymcn.org