资源列表

« 1 2 ... .96 .97 .98 .99 .00 2701.02 .03 .04 .05 .06 ... 4311 »

[VHDL编程Timingbook

说明:Timing design for FPGA. Good document for advance learner of FPGA.
<Frank Liu> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程GL830

说明:USB2.0转sata-GL830 资料-USB2.0 to sata-GL830
<guoyuanyu> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程XSA-PS2KBD

说明:ps2 keyboard vhdl project
<dumbmage> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程s_clock

说明:时钟,从一小时开始,也可实现倒计时,使用了8个数码管-Clock, an hour from the start, but also realize the countdown, the use of the 8 digital tube
<xu> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程RS232

说明:PLD 竞赛中 alter de0开发板 自带的R232 串口驱动程序 用于高速传输-Competition alter de0 PLD development board comes with R232 serial port driver for high-speed transmission
<mars> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程vga

说明:QUARTUSII 环境 内容为整个工程 ,可以直接用 VHDL 实现VGA通讯-QUARTUSII environmental elements for the entire project, you can directly communicate with the VHDL implementation of VGA
<vanessa> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程Sum

说明:4位二进制数加法器,利用拨码开关作为输入,7段数码管作为输出。-4 binary adder, using DIP switches as input, 7-segment LED as output
<孙祥龙> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程communication-controller

说明:该异步通信控制器主要采用状态机设计完成。包括异步发送端和异步接收端。可异步进行信号的收发-The asynchronous communication controller mainly USES the state machine design completed. Including asynchronous the sender and receiver asynchronous. Can signal to send and r
<张博> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程12

说明:基于VHDL的四位出发起的设计,经过仿真和验证,并在FPGA上实现-VHDL AND DIVDER DESIGN
<wangding> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程ccd

说明:Verilog编写的夏普ccd涉嫌头工程。可在tft上显示采集的视频-failed to translate
<qiangzhang> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程zhong

说明:基于CPLD的多功能数字钟编程,具有闹钟,整点报时,倒计时,日历等功能-CPLD-based multi-functional digital clock programming, alarm, hourly chime, countdown, calendar and other functions
<hedi> 在 2025-02-27 上传 | 大小:368kb | 下载:0

[VHDL编程adc

说明:实现模数转换功能,采样频率为时钟频率的36分之1,可以双路同时采样,并且串行输出,输出数据14位有符号数。-The analog-to-digital conversion, the sampling frequency is 1/36 of the clock frequency, can be dual simultaneous sampling, as well as serial output, the output data
<zwl6600233> 在 2025-02-27 上传 | 大小:368kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 2701.02 .03 .04 .05 .06 ... 4311 »

源码中国 www.ymcn.org