[VHDL编程] VHDLadderdoc

说明：为了减轻大家负担，在次把带进位输入的8位加法计数器上传，希望能出分；力-In order to alleviate the burden on everyone, in time to enter into an 8-bit adder counter From the hope of a points force
<段> 在 2025-02-27 上传 | 大小：368kb | 下载：0

[VHDL编程] altera_up_avalon_character_lcd

说明：LCD例程 altera官方Verilog代码 详尽简单实用-LCD routines altera official Verilog code is simple and practical details
<柳春青> 在 2025-02-27 上传 | 大小：368kb | 下载：0

[VHDL编程] sequentialcircuits

说明：vhdl编程国外教程，英文版，集成电路时序逻辑编写-vhdl programming tutorial abroad, English, integrated circuits, sequential logic to prepare
<Kevin> 在 2025-02-27 上传 | 大小：368kb | 下载：0

[VHDL编程] Digital-stopwatch-design

说明：数字秒表的设计报告，用VHDL语言编写程序，实现分析讨论中各种功能，分别进行编译并生成相应的模块，然后将这些模块连接起来形成电路图，并进行编译、仿真。-Digital stopwatch design reports, using VHDL language programming, analysis and discussion of various functions to achieve, respectively, to com
<吴亮> 在 2025-02-27 上传 | 大小：367kb | 下载：0

[VHDL编程] ICEEE05---802.11

说明： This work presents a FPGA design, validation and implementation of an “Orthogonal frequency Division Multiplexing” (OFDM) modulator for IEEE 802.11a using a high level design tool, also reports the resources requirement
<cuong> 在 2025-02-27 上传 | 大小：367kb | 下载：0

[VHDL编程] test3

说明：深入浅出玩转FPGA一书中实验中的串口读写实验-Fun FPGA simple terms, a book to read and write from serial com.
<马宇红> 在 2025-02-27 上传 | 大小：367kb | 下载：0

[VHDL编程] FPGA_Programming

说明：介绍FPGA的基本结构、开发流程与Verilog HDL语言基础，并附有加法器、移位寄存器等代码的实现。-Introduce the basic structure of the FPGA development process, and Verilog HDL language foundation, along with the adder, shift register code.
<王岱维> 在 2025-02-27 上传 | 大小：367kb | 下载：0

[VHDL编程] led_liushuideng

说明：中途变速且花型丰富的LED流水灯，可直接在源程序里继续添加语句让花型更丰富-Midway variable speed and flowers rich LED light water can continue to add in the source statement flowers richer
<张小栗> 在 2025-02-27 上传 | 大小：367kb | 下载：0

[VHDL编程] CNT60

说明：用VHDL设计了60的计数器，并用波形仿真验证了其功能-Design with VHDL counter 60, and a waveform simulation to verify its functionality
<zhugege> 在 2025-02-27 上传 | 大小：367kb | 下载：0

[VHDL编程] fengpingqi

说明：分频器，输入50MHz,可输出10KHZ，1KHZ，100Hz,10Hz,1Hz.-Divider, input 50MHz, can output 10KHZ, 1KHZ, 100Hz, 10Hz, 1Hz.
<nao> 在 2025-02-27 上传 | 大小：367kb | 下载：0

[VHDL编程] shuzihongdianlu

说明：数字钟电路的实现，可以24小时计时，可调整时间！-Digital clock circuit implementation, a 24-hour timer, adjustable time!
<wancaihong> 在 2025-02-27 上传 | 大小：367kb | 下载：0

[VHDL编程] bo-xing-fa-sheng-qi

说明：基于fpga的波形发生器 quartus - fpga waveform generator quartus
<戴君琦> 在 2025-02-27 上传 | 大小：367kb | 下载：0