资源列表
[VHDL编程] exp1.5_mux8_1
说明:用VHDL及verylog语言设计一个8选一数据选择器,可以在Quartus II中仿真-Language Design with VHDL and verylog a 8-to-one data selector, you can simulate in the Quartus II<davidye> 在 2025-03-10 上传 | 大小:275kb | 下载:0
[VHDL编程] Simply-RISC-M1-Core.tar
说明:Simply RISC M1 Core.tar<Archie> 在 2025-03-10 上传 | 大小:275kb | 下载:0
[VHDL编程] DE2_115_CAMERA
说明:实现DE2_115开发板上配套的500万像素cmos摄像头捕捉到的画面显示在VGA上-DE2_115 development board supporting 5,000,000 pixels cmos camera to capture the screen display in VGA<钟治薇> 在 2025-03-10 上传 | 大小:275kb | 下载:0
[VHDL编程] lab7_supplemental_files
说明:基于FPGA PS2 的讲解及应用以及举例的大量源码-Based on the interpretation and application of FPGA PS2 as well as the example of a large number of source<黄端阳> 在 2025-03-10 上传 | 大小:275kb | 下载:0
[VHDL编程] 3.UART_test
说明:FPGA的UART通信实验,已经过验证,使用verilog程序编写。-The FPGA UART communication experiment has been verified using verilog programming.<大师兄> 在 2025-03-10 上传 | 大小:275kb | 下载:0
[VHDL编程] 1.5Accumulator
说明:累加器,由mux,register,adder组成的n ;bit累加器-Accumulator, the mux, register, adder composed of n bit accumulator<young> 在 2025-03-10 上传 | 大小:275kb | 下载:0
[VHDL编程] UART-PC
说明:The followed code is the design of one comunication Type UART asychronous<HOLMES221B> 在 2025-03-10 上传 | 大小:275kb | 下载:0
[VHDL编程] RESULT-adder
说明:adder unit which contains basic PPT and the coding<arul> 在 2025-03-10 上传 | 大小:275kb | 下载:0