[VHDL编程] 基于CPLD的步进电机控制器设计

说明：

很简单的但很实用的一种方法

<tyingpeng> 在 2008-11-24 上传 | 大小：275kb | 下载：7

[VHDL编程] Hello

说明：DE2板上的hello程序,实现在8个七段译码器上循环显示hello-err
<罗杰> 在 2025-03-10 上传 | 大小：275kb | 下载：0

[VHDL编程] vhdl_lcd_success

说明：基于DE2实验板，Quartus6.0开发环境，驱动两行液晶，其中分频值可以设置的更小一些，调试成功，编译下载即可。-Based on the DE2 board, Quartus6.0 development environment, drive a two-line LCD, which can set the frequency value of the even smaller number, debug successfull
<tallergao> 在 2025-03-10 上传 | 大小：275kb | 下载：0

[VHDL编程] fpq

说明：分频器源码 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY fpq IS PORT(clk:IN STD_LOGIC clk_out:OUT STD_LOGIC) END fpq ARCHITECTURE hh OF fpq IS CONSTANT m : INTEGER:= 5 SIGNAL tmp:STD_LOGIC B
<He> 在 2025-03-10 上传 | 大小：274kb | 下载：0

[VHDL编程] dds_signaltab

说明：直接频率合成器的设计 基于FPGA 运用QUARTUS，用vhdl编写-Direct frequency synthesizer design FPGA-based use QUARTUS vhdl prepared
<bobo> 在 2025-03-10 上传 | 大小：274kb | 下载：0

[VHDL编程] processor

说明：通过verilog语言编程实现简单的微处理器，实现简单的加减和复制功能。-Through the verilog language programming simple microprocessor, simple addition and subtraction, and copy functions.
<林生> 在 2025-03-10 上传 | 大小：274kb | 下载：0

[VHDL编程] zhongzhilvbo

说明：xilinx ise 与modesim联合验证中值滤波 含verilog源程序和整个工程文件-the xilinx ise modesim median filter containing joint verification verilog source, and the entire project file
<bambod> 在 2025-03-10 上传 | 大小：274kb | 下载：0

[VHDL编程] 4x4-Keypad

说明：fpga的一个小程序用于3s500e 4*4键盘模块-fpga is a small program used 3s500e 4* 4 keyboard module
<Clare> 在 2025-03-10 上传 | 大小：274kb | 下载：0

[VHDL编程] time

说明：我用的是FPGA实现的，用来计算时间的，可以用在出租车的打表器，实现对时间的计数。-I use the FPGA to achieve, for the calculation of time, can be used in a taxi meter, to achieve the time count.
<宋冀生> 在 2025-03-10 上传 | 大小：274kb | 下载：0

[VHDL编程] Circular-CORDIC-in-Vectoring-Mode

说明：The first iteration rotates the vectors the second or third quadrant to the first or fourth, respectively. The shift sequence is 0,0,1, and 2. The rotation angle of the first four steps becomes: arctan(∞) = 90◦ , ar
<hooman hematkhah> 在 2025-03-10 上传 | 大小：274kb | 下载：0

[VHDL编程] verilogiic1121

说明：I2C通信源代码，调试完可以使用，希望对大家有帮助-I2C communication source code, debugging can be used, we hope to help
<刘蒹> 在 2025-03-10 上传 | 大小：274kb | 下载：0

[VHDL编程] lab1

说明：用半加器搭建全加器 使用Verilog语言(Using a half adder to build a full adder, using the Verilog language)
<cadetblues > 在 2025-03-10 上传 | 大小：274kb | 下载：0