资源列表
[VHDL编程] Verilog-advanced-design
说明:verilog设计进阶,详细示例,覆盖面全,包括代码以及相应波形仿真。-Advanced verilog design, detailed examples, full coverage, including code and the corresponding waveform simulation.<李华> 在 2025-03-12 上传 | 大小:259kb | 下载:0
[VHDL编程] PWM_deadtime
说明:利用HDL语言编写的PWM死区时间的实现,已经通过本人仿真验证,对于电力电子行业的研发人员有帮助-Using HDL languages implementation of PWM dead time has passed my simulation, for the power electronics industry, R & D staff to help<喻杰> 在 2025-03-12 上传 | 大小:259kb | 下载:0
[VHDL编程] Quartus-ii
说明:Quartus ii 应用向导实验报告 希望对做实验的学习者有帮助-Quartus ii application wizard to experiment lab report hope to help learners<王俊融> 在 2025-03-12 上传 | 大小:259kb | 下载:0
[VHDL编程] stopwatch
说明:多功能数字秒表,可以实现系统复位,暂停,等计时功能,经验证正确-stopwatch<laoziqiniu> 在 2025-03-12 上传 | 大小:259kb | 下载:0
[VHDL编程] mole-game-rev1.0
说明:mole game to be implemented by verilog. LED # on corresponds to mole # to get up. LED # off corresponds to moe # to sit down. Game User press down button to turn off LED #. etc. Enjoy all. -mole game to be im<> 在 2025-03-12 上传 | 大小:259kb | 下载:0
[VHDL编程] Verilog-xiayuwen-text
说明:Verilog数字系统设计教程(夏宇闻)例题源程序-Verilog digital system design course (XiaYuwen) sample source program<陈权标> 在 2025-03-12 上传 | 大小:259kb | 下载:0
[VHDL编程] Optimized-reversible-BCD-adder-using-new
说明:Optimized reversible BCD adder using new<Christoffer> 在 2025-03-12 上传 | 大小:259kb | 下载:0
[VHDL编程] FPGA2FPGA-Comms
说明:LAbview Program file to generate VHDL code shows the communication between two FPGA ICs.<refaat> 在 2025-03-12 上传 | 大小:259kb | 下载:0