[VHDL编程] iicmainrd_32

说明：用FPGA实现IIC通讯的主控端，最简化的代码，占用最小FPGA资源-Use FPGA to come ture the main control of the iic comunication, the most simple code and using the least FPGA resource
<陈雨> 在 2025-03-19 上传 | 大小：219kb | 下载：0

[VHDL编程] VGAL

说明：实现模拟阴极射线管的彩色显示的行扫描和场扫描，显示出行彩条和列彩条和网格彩图。
<吴称光> 在 2025-03-19 上传 | 大小：219kb | 下载：0

[VHDL编程] UART-finite-state-machine

说明：基于Verilog语言的，用有限状态机实现Uart，很实用-UART design based on finite state machine
<黎杰> 在 2025-03-19 上传 | 大小：218kb | 下载：0

[VHDL编程] Taxi-meter

说明：出租车计费器。VHDL。quartus ii 编译通过。代码正确可用。-Taxi meter。VHDL。quartus ii compiled. Correct code is available.
<ecnu> 在 2025-03-19 上传 | 大小：218kb | 下载：0

[VHDL编程] Phone-Call-Meters-by-Quartus9.2

说明：本次设计主要基于FPGA器件完成了一个IC电话计费器的设计，其能够显示用户IC的卡值余额，并能够根据用户当前的话务种类和通话时间进行扣费，并将用户的实时余额和通话时间通过4位LED七段显示器显示出来。整个设计过程采用自顶向下的分块设计方法，即将整个电话计费系统分为电话计费、计时模块和显示模块两大模块，其各模块的实现是基于QuartusⅡ9.2平台使用DE0硬件描述语言编程实现的。-This design is mainly based
<王渊> 在 2025-03-19 上传 | 大小：218kb | 下载：0

[VHDL编程] 模六十计数器verilog源程序

说明：基于basys2开发板，用两个数码管显示当前计数值，switch0为复位按键！
<644703796@qq.com> 在 2013-12-12 上传 | 大小：218.44kb | 下载：0

[VHDL编程] Lab5_x7seg

说明：7段显示管的设计与实现.nexy3开发板。在2个7段显示管上显示一个2位的十六进制数，本实验中用Verilog语句来描述。-Xilinx ISE 12.3.nexy3.
<penglx1803> 在 2025-03-19 上传 | 大小：218kb | 下载：0

[VHDL编程] uart-verilog

说明：Uart的设计，Verilog语言，包含设计文档。-Uart design, Verilog language, including design documentation.
<> 在 2025-03-19 上传 | 大小：218kb | 下载：0

[VHDL编程] Verilog_02

说明：Verilog Golden Reference Guide
<Steven> 在 2025-03-19 上传 | 大小：218kb | 下载：0

[VHDL编程] Altera-Cyclone-V-Memory

说明：Altera Cyclone V FPGA中的高效能硬核Memory控制器-Altera Cyclone V FPGA ddr3 Memory control
<jiajunxian> 在 2025-03-19 上传 | 大小：218kb | 下载：0

[VHDL编程] cpld

说明：使用cpld完成多个串口切换通信，能够完成快速通信，已经完成验证-Using CPLD to complete multiple serial communication
<zhang> 在 2025-03-19 上传 | 大小：218kb | 下载：0

[VHDL编程] kogge stone adder VHDL code

说明：Generic kogge-stone adder and testbench IN VHDL
<spgp1306> 在 2018-01-12 上传 | 大小：218.36kb | 下载：0