[VHDL编程] synchronization-clock-generation

说明：引入了D 触发器的长帧同步时钟的产生,其是一个时钟分频的例子，特别提醒了如何在程序中引入触发器，适合初学者引用。-The introduction of the D flip-flop of long fr a me synchronization clock generation, it is an example of a clock divider, remind how the introduction of the progr
<快乐天使> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] verilog3

说明：用verilog语言编写的按键控制流水灯实验程序。通过3个按键可以分别控制流水灯的亮灭、左移、右移。压缩包内也包含此按键控制流水灯实验程序的modelsim仿真文件。-Verilog language with control buttons light water experimental procedure. By three buttons can control the light water lights off, left,
<广子> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] NIOS_IIuart_program

说明：对于初学者是很好的资料，教你如何从串口来熟悉nios ii。-NIOS II Step by Step7 uart raw program and Nios II Device architecture
<陈德光> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] ds180_7Series_Overview

说明：对赛灵思7系列的三种型号的FPGA进行了综述-xilinx 7 productin overview
<Ben xu> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] fenping16

说明：十六分频verilog代码，经过quartus验证-16 divided verilog code verification after quartus
<nilsolov> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] Verilog

说明：verilog语法,硬件FPGA编程的工具-the verilog syntax, hardware FPGA programming tools
<程三儿> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] div2

说明：一种触发器电路的实现方案，效果还可以。速度也比较快。经过方针验证，可以运行。-One kind of flip-flop circuit implementations, the effect can be. Speed 椠猀 relatively fast. After verification guidelines, you can run.
<远征> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] rs232

说明：rs232串口通信实验4位的串口，verilog源代码。-rs232 serial communication experiment 4 serial, verilog source code
<廖飞> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] 8-bit-RISC_CPU

说明：8位RISC_CPU设计的verilog源码以及工程文件、测试数据文件。在modelsim 10.1d下验证成功，打开工程文件即可使用。-8 RISC_CPU design verilog source code and project files, test data files. In modelsim 10.1d validation is successful, open the project file can be used
<> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] number_16

说明：该功能是：用四位二进制数作为输入，在FPGA上的七段数码管上将0到F这十六个数输出，用verilog语言来实现。-The function is: four binary number as input, seven-segment LED on the FPGA will be 0 to F number sixteen outputs with verilog language.
<qwe> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] yuandengke

说明：袁登科的永磁同步电机一书书，里面的全部源代码，-yuandengke pmsm of book matalb
<申彦磊> 在 2025-04-08 上传 | 大小：186kb | 下载：0

[VHDL编程] FIR

说明：FIR filter in verilog for xilinx ise design suit
<addy007 > 在 2025-04-08 上传 | 大小：186kb | 下载：0