[VHDL编程] counter

说明：本程序给出了计数器的完整实现流程,包括下载后生成的文件,在quartusII环境下可以直接下载,下载后可以看到led闪烁计数.-This procedure gives a complete realization of counter flow, including the download files generated in quartusII environment can directly download, download
<aimeelove> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] encode

说明：这是一个EDA实验课题目，用VHDL语言编写的3-8位编码器，-This is a subject of EDA present experiment, using VHDL language in the 3-8 position encoder
<冉天纲> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] XAPP146_VoltMeter_ver1.1

说明：XAPP146 VOLTMETER VHDL Code
<jc> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] Lab3

说明：Display text to the LCD of a DE2 board
<Mitchell> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] disaplay_love

说明：点阵显示桃心,利用VHDL语言编写，在Quartus 8.1环境下测试通过，可以建立波形文件做仿真实验-display love ,very funny
<youungsky> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] lcd12864_test

说明：用FPGA显示12864程序 12864 programs display with FPGA-12864 programs display with FPGA
<yangshiqin> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] LUT_RAM

说明：A LUT RAM distruted for wireless communication using matlab
<ykchan> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] weitongbu_datain

说明：这是一个很好的仿真位同步，而且记录了输入的数据进行了转化，可以直接用于verilog里面的信号输入仿真-This is a good simulation of bit synchronization, and recorded data were entered into, which can be directly used for signal input verilog simulation
<huangli> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] HDLC

说明：HDLC 高级数据链路协议的源文件，用vhdl些的-HDLC 高级数据链路协议的源文件
<wh> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] Heart-type-dot-matrix-display

说明：基于FPGA的用VHDL程序编写的点阵显示爱心型-FPGA-based programming with VHDL-based dot-matrix display of love
<飞虎队> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] pipline

说明：FPGA 中流水线设计，代码用vhdl实现了流水线设计-pipline design using vhdl
<wang> 在 2025-04-10 上传 | 大小：186kb | 下载：0

[VHDL编程] A-Novel-Reversible-BCD-Adder-For-Nanotechnology-B

说明：A Novel Reversible BCD Adder For Nanotechnology Based System
<Christoffer> 在 2025-04-10 上传 | 大小：186kb | 下载：0