资源列表
[VHDL编程] HC11-timing
说明:hc11 timing source code and simulation in Verilog program<Stefka> 在 2025-04-24 上传 | 大小:173kb | 下载:0
[VHDL编程] chuanxingtongxin
说明:基于fpga的led显示系统的设计,通过开发板对led屏幕显示进行控制-The led display system based on fpga design, through development board led screen display control<王淼> 在 2025-04-24 上传 | 大小:173kb | 下载:0
[VHDL编程] Analysis-Of-The-Dvb-Common-Scrambling-Algorithm.r
说明:Analysis of the DVB Common Scrambling Algorithm (DVB-CSA) on FPGA implementation. Performance and Security.<Birrax> 在 2025-04-24 上传 | 大小:173kb | 下载:0
[VHDL编程] Machines--Machine-Languages--and-Digital-Logic-ch
说明:Machines, Machine Languages, and Digital Logic<Christoffer> 在 2025-04-24 上传 | 大小:173kb | 下载:0
[VHDL编程] myboothmul
说明:三种16位整数运算器的ALU设计方法,调用库函数74181(4位ALU),组成串行16位运算器。(用74181的正逻辑) B.调用库函数74181和74182,组成提前进位16位运算器。(用74181的正逻辑) 注意:调74181库设计,加进位是“0”有效,减借位是“1”有效,所以最高位进位或借位标志寄存器要统一调整到高有效 C.用always @,case方式描述16位运算器-Three 16-bit integer arithmet<王川> 在 2025-04-24 上传 | 大小:173kb | 下载:1
[VHDL编程] WASHING-MACHINE-2012Verilog
说明:Verilog语言编写的自动洗衣机控制程序,数字系统课程设计-Verilog language automatic washing machine control program, digital systems curriculum design<wuhuayang> 在 2025-04-24 上传 | 大小:173kb | 下载:0
[VHDL编程] Crack_QII_13.1_Windows
说明:采用骏龙科技这个13.1新版本破解器.对于已经用了老版本破解器的网友,请把bin和bin64下的sys_cpt.dll删除,然后把sys_cpt.dll.bak名字改成sys_cpt.dll,也就是先恢复正版,然后用这个破解器破解。注意老的license文件也要删除,改用这个新版本破解器附带的license-Cytech Technology 13.1 using the new version of this cracker. Has<steven> 在 2025-04-24 上传 | 大小:173kb | 下载:0
[VHDL编程] jpegencode
说明:Verilog源码,实现jpeg图片的编解码,内附代码说明文档。-verilog source code to realize the encodeing and decodeing for JPEG<fengchen> 在 2025-04-24 上传 | 大小:173kb | 下载:0