[VHDL编程] plj

说明：这是一个基于可编程逻辑器件的程序，用来实现自动转换量程频率计控制器，该程序在可以再仿真器上仿真实现-This is a programmable logic device based on the procedures used to automatically convert the frequency range of the controller, the program can be in the simulation simu
<jyb> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] fb

说明：占空比为1：1 的方波verilog程序，通过修改counter可以改变频率及占空比-1:1 duty cycle square wave of verilog procedures, counter can be changed by modifying the frequency and duty cycle
<zdy> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] taxi-VHD

说明：出租车计数器的VHDL编程源码，包含整个工程文件-出租车计数器的VHDL编程源码
<nmh> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] call

说明：verilog实现电梯的召唤功能，在quantusII环境下运行，包含工程文件和其他子文件-verilog to achieve the elevator call functions in quantusII environment to run, including engineering documents, and other sub-documents
<bailu> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] Vote7

说明：源码，内容是用VHDL语言编写的7人表决器-Source code, the content is written in VHDL voting devices 7
<周> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] polynom

说明：The polynomial solutions of the Hermite differential equation, with n a non-negative integer, are usually normed so that the highest degree term is 2z and called the Hermite polynomials H z. The Hermite polynomials m
<Sid> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] AD_TLC5510

说明：用TLC5510实现高速A/D采样。用状态机的方法实现，在状态st0，给A/D一个采样时钟adck的上升沿，同时锁存A/D的输出-Using TLC5510 high-speed A/D sampling. The method used to achieve a state machine, in the state st0, to A/D sampling clock adck a rising edge of, and latch
<哈哈> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] fifouart_latest.tar

说明：vhdl fifo uart core datasheet
<Joe> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] FPGAtestpapers

说明：fpga 笔试题很全网上整理的，希望对大家有所帮助-fpga document is full on-line order of questions, we want to help
<yuyong> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] gcd

说明：this a program to calculate the gcd of two numbers and then display the result-this is a program to calculate the gcd of two numbers and then display the result
<nauman> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] digital-system-design

说明：基于VHDL语言的七段显示管程序， 实现9个数字循环 并且能控制播放速度-SEVEN SEGMENT DISPLAY
<周兴业> 在 2025-04-24 上传 | 大小：172kb | 下载：0

[VHDL编程] ch2

说明：vhdl data type Signal Attributes • Specific values associated with signals. • Format: signal_name attribute_designator-vhdl data type Signal Attributes • Specific values associated with signal
<mahmoud> 在 2025-04-24 上传 | 大小：172kb | 下载：0