[VHDL编程] 61EDA

说明：分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌 入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案， 针对视频解码芯片 ADV7181B，实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA(EP2C35)上实现。结果显示本设计具有速度高、成
<李明> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] rom

说明：使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个ROM存储器。-The use of Altera' s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware descr iption language to ach
<Daisy> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] display

说明：点阵显示。利用VHDL语言描述-Dot-matrix display. Described using VHDL language. . . . . . . . . ,. . . . . .
<shaozhiming> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] Nfenping

说明：通过硬件描述语言VHDL编写的任意模小于1024的N分频器，思路简单，用计数的原来实现，通过波形仿真的源代码（波形仿真文件）含-Through the descr iption of the written language VHDL hardware mold is less than 1024 arbitrary N prescaler, ideas, with simple, through the original count
<刘平> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] reed_solomon_decoder_latest.tar

说明：reed solomon (204,188). in verilog.
<Evgeny> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] digitalclock

说明：课程设计的数字钟程序，模块化设计，简单易懂，对初学者应该很有帮助-Digital clock program curriculum design, modular design, easy to understand, should be helpful for beginners
<西红柿> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] jpegencode

说明：compress image to jipec
<Tai tuong> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] CNT4

说明：4进制加法计数器,实现简单的4进制计数功能, 有进位输出,清零复位的功能,简单易行.-4 binary counter addition, the 4 simple binary counting function, carry out, clear reset function, simple.
<寒星> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] SOPC_intro

说明：sopc builder的中文介绍，台湾人写的，比较简单，适合初学者-Chinese introduction of sopc builder
<李中梅> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] MIMASUO

说明：伴随着集成电路(IC)技术的发展,EDA技术已经成为现代电子设计的发展趋势，并在各大公司、企事业单位和科研教学部门广泛使用。VHDL是一种全方位的硬件描述语言，几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。本文阐述了EDA的概念和发展、VHDL语言的优点和语法结构并分析讲解了智能抢答器的各模块的功能要求、基本原理以及实现方法。本系统的设计就是采用VHDL硬件描述语言编程，基于Quart
<RONG> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] shuzi

说明：为了从模拟滤波器出发设计IIR数字滤波器，必须先设计一个满足技术指标的模拟滤波器，亦即要把数字滤波器的指标转换成模拟滤波器的指标，因此必须先设计对应的模拟原型滤波器。-Starting from the design of analog filters to IIR digital filter, you must first design an analog filter to meet the technical indicator
<张阳> 在 2025-04-24 上传 | 大小：175kb | 下载：0

[VHDL编程] vcs-fang-zheng-2

说明：VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式 使用的步骤和modelsim类似,都要先做编译,在调用仿真.-VCS-verilog compiled simulator is synopsys company' s products. The simulation very fast, and supports multiple call mode
<liyucai> 在 2025-04-24 上传 | 大小：175kb | 下载：0