资源列表
[VHDL编程] CH6CH4CH2CH1VHDL 数字电路参考书所有程序4
说明:CH4CH2CH1VHDL 数字电路参考书所有程序5-CH4CH2CH1VHDL digital circuit reference all proceedings 5<胡计划> 在 2025-04-24 上传 | 大小:172kb | 下载:0
[VHDL编程] Lab15_sw2reg
说明:开关数据加载到寄存器并显示的设计与实现.3. 设计一个可以把4个开关的内容存储到一个4位寄存器的电路,并在最右边的7段显示管上显示这个寄存器中的十六进制数字。我们使用到去抖动模块clock_pulse, 用btn[0]作为输入;8位寄存器模块,用btn[1]作为加载信号;7段显示管上的显示模块x7segbc;分频模块clkdiv,用以产生模块clock_pulse和x7segbc的clk190时钟信号。-Design of switch<penglx1803> 在 2025-04-24 上传 | 大小:171kb | 下载:0
[VHDL编程] ps2keyboard
说明:FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上。 实验时,需要接键盘,还要用调试助手,下载程序后,在键盘上按下一个键,比如A,则在PC调试助手上可看到A-FPGA through PS2 receive keyboard data, and then receive the letters A to Z conversion keys corresponding ASII c<珍宝> 在 2025-04-24 上传 | 大小:171kb | 下载:0
[VHDL编程] N-jifenpin
说明:用verilog编写的N倍奇分频源码,大家可以参考一下哈哈哈。希望大神指正-With verilog written N times odd divider source code, you can refer to Ha ha ha. Great God hope corrected<陈建祥> 在 2025-04-24 上传 | 大小:171kb | 下载:0
[VHDL编程] eetop.cn_fifouart_latest.tar
说明:用Verilog编写的带FOFI的UART model,比较好(FOFIUART model wrote by Verilog coding)<jackey527 > 在 2025-04-24 上传 | 大小:171kb | 下载:0
[VHDL编程] BIC
说明:this project for adaptive schme techniques by using LFSR design projects<king of VLSI> 在 2025-04-24 上传 | 大小:171kb | 下载:0