[VHDL编程] FPGAlarge-scaledesign

说明：利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种 多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。-Using FPGA to achieve large-scale design, may need to run the FPG
<张小琛> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] Microwave-ovens

说明：VHDL 硬件描述微波炉，对于刚学习数电的人具有极大的帮助-VHDL hardware descr iption microwave ovens, electric for just a few people who learn of great help
<CDM> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] OFDM_retiming

说明：基于Verilog的OFDM时钟恢复模块，在做全数字OFDM的时候是关键模块，可以在FPGA上实现。-Verilog-OFDM-based clock recovery module, doing all-digital OFDM time is the key module can be implemented on the FPGA.
<ye> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] conv

说明：在编码器复杂度相同的情况下，卷积码的性能优于分组码，因此卷积码几乎被应用在所有无线通信的标准之中，如GSM， IS95和CDMA 2000 的标准中。-Complexity in the encoder the same circumstances, convolutional codes perform better than block codes, the convolutional code is used in almost
<wangzhi> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] R8C-M120A-frequence-METER

说明：瑞萨R8C A120 做的频率计 硬件连接图与全套源码-Renesas R8C A120 to do the frequency counter and a full set of source hardware connection diagram
<唐堂棠> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] verilog.

说明：verilog程序设计实例，非常详细，有注释-verilog program design, very detailed, annotated
<yt> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] State-machine-programming

说明：状态机编程 实验内容 1. Gray 编码和One-hot 编码两种状态机； 2. 触发器部分和组合逻辑部分结合与分开两种状态机。 -State machine programming experiment content 1. Gray coding and encoding two One-hot state machine 2 trigger part and the combinational logi
<张云> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] counter

说明：一个简单的计数器、十进制.主要是新熟悉QUARTUS ii的基本使用环境。-a counter of simple funtions.
<高飞> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] div_verilog

说明：基于二进制移位用verilog实现除法的两种方法-Shift based on the binary division with verilog two methods to achieve
<yangchao> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] Optimized-design-of-BCD-adder-and-Carry

说明：Optimized design of BCD adder and Carry
<Christoffer> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] led

说明：基于xilinx spartan6 的verilog 代码实现nexys6的流水灯程序-floop leds display on nexys3 xilinx spartan6
<杨洪吉> 在 2025-04-23 上传 | 大小：170kb | 下载：0

[VHDL编程] sig_detect

说明：使用信号功率计算，检测信号是否到达。从而控制后续模块，以减小系统功耗。-Signal power calculation, the detection signal to reach. To control follow-up modules to reduce system power consumption.
<Jane> 在 2025-04-23 上传 | 大小：170kb | 下载：0