[VHDL编程] asjggsldawendang

说明：基于VHDL语言的硬盘控制器的设计，IDE开发使用的文档！-Based on the hard disk controller VHDL language design, IDE developed using the documentation!
<王松> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] JPEG-Camera-Libraries

说明：library for UART camera
<tuan> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] pci_code

说明：PCI接口程序，采用VHDL语言，包括主程序和testbench文件-PCI INTERFACE IN VHDL
<AricSnow> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] FSKPSK

说明：本方案需要设计有100个单元的查找表，其中每个单元分别保存100个正弦波采样的对应样值。-This project needs to design to have checking of 100 unitses to seek form, among them, each unit keeps 100 sine wave samples respectively of to be worth in response to the kin
<mr.liu> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] divider

说明：用verilog编写的快速除法器（8位除以4位）-With the rapid verilog write except machines (eight divided by four)
<pigerzhu> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] cic_core

说明：cic积分梳状滤波器的verilog代码-the cic integral comb filter verilog code
<李雪利> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] Registers

说明：Registers behavioral,simulation and gate implementation code
<Praveen Andrew> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] sourcefiles-for-chip-scope-(serial-type-IDEA)

说明：this code is for IDEA(international data encryption algorithm)
<Surender kumar> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] func_gen

说明：实现一个简易函数信号发生器的功能。系统上电后，默认输出低电平（无波形），默认初始频率为1KHz。波形输出频率可由开发板上的拨码开关SW0～SW3调节，可调范围为1KHz到2KHz，步进量为100Hz。波形由开发板上的DAC_A口输出。共有方波和三角波，正弦波三种波形可供选择，用户只需将开发板上的拨码开关SW6~SW7置成不同取值组合，就可以输出不同波形。其中方波的占空比可以用开发板上的按键开关BTN0~BTN1调节。系统重置按键为开发板
<李丛阳> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] CPLD_LED

说明：fpga cpld verilog hdl 语言 代码程序 led 控制
<用彩色> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] commutator

说明：使用FPGA实现三相直流无刷电机换相，该程序可以使用-Use FPGA to realize the three-phase brushless DC motor commutation, the program can use
<冰叶西> 在 2025-04-25 上传 | 大小：87kb | 下载：0

[VHDL编程] ddfs

说明：IT IS THE CIRCUIT WHICH EXACTLY WORK AS SINE WAVE GENERATOR, THIS CAN BE EFFICIENTLY USED IN THE COMMUNICATIONS SYSTEMS
<ajay kumar> 在 2025-04-25 上传 | 大小：87kb | 下载：0